第02章80X86微处理器.pptVIP

* * 1. 总线接口部件 总线接口部件BIU由请求判优控制器、地址驱动器、流水线总线宽度控制、多路转换MUX/收发器等部件组成，主要用于将CPU与外部总线连接起来。 CPU内部的其它部件都能与BIU直接通信，并将它们的总线请求传给BIU。 这样， 指令、 立即数和存储器偏移量均可在指令执行的不同阶段从存储器取出送至CPU内。但当多个总线请求同时发生时，为使程序的执行不被延误， BIU经请求优先控制器将优先数据传输请求(包括立即数传输及偏移地址传输)。只有当不执行数据传输操作时，BIU方可满足预取代码的请求。 * * 2. 指令预取部件 80386 CPU中指令代码的预取不再由BIU负责， 而由一个独立的指令代码预取部件完成。指令预取部件由预取器及预取队列组成。 预取器管理着一个预取指令指针和段预取界限。从分段部件来的线性地址和分段界限分别送到这里。 当BIU不执行属于指令执行部分的总线周期时，若预取队列有空单元或发生一次控制转移时， 预取器便通过分页部件向BIU发出指令预取请求。分页部件将预取指令指针送出的线性地址变为物理地址，再由BIU及系统总线从内存单元中预取出指令代码，放入预取队列中。80386 CPU的预取队列可存放 16 字节的指令代码。进入预取队列的指令代码将被送指令译码器部件译码。 预取器保持预取队列总是满的。 * * 3. 指令译码部件 指令译码部件包括指令译码器及已译码指令队列两部分。它从代码预取部件的预取队列中读预取的指令字节并译码，变成很宽的内部编码， 放入三层次的已译码指令队列中。这些内部编码中包含了控制其它处理部件的各种控制信号。因而，指令译码部件为指令的执行做好了准备。只要已译码指令队列中有空隙，而且预取队列中有指令字节，指令译码部件便以一个时钟周期译码一个指令字节的速度进行译码。如果指令中有立即数和操作数偏移地址，它们也从预取队列中取出，而且，不管一个立即数和一个操作数偏移地址的长度有多少个字节， 译码部件处理它们只需要一个时钟周期。 * * 4. 执行部件 执行部件由控制部件、数据处理部件和保护测试部件组成。 它的任务是将已译码指令队列中的内部编码变成按时间顺序排列的一系列控制信息，并发向处理器的其它处理部件，以便完成一条指令的执行。80386 CPU中控制部件还用专门硬件来加速某种类型的操作，例如乘法、除法和有效地址的计算等。 数据处理部件在控制部件控制下执行数据操作和处理。 它包含一个算术逻辑部件ALU、 8 个 32 位通用寄存器、一个 64 位桶形移位器和一个乘法器等。64 位桶形移位器在一个时钟周期可执行多个位的移动；乘法器为早结束乘法器， 当没有有效数字可处理时提前结束乘法运算， 以便加快计算机运行速度。 * * 保护测试部件用来监视存储器的访问操作是否违反程序静态分段的有关规则。 这就是说，在保护方式下，对存储器的任何访问操作， 包括运算， 都将被严格控制。 执行部件中还设有一条附加的 32 位内部总线和专门的控制逻辑部件，并提供同时执行两条指令所需要的控制回路，可使每条访问存储器的指令的执行与前一条指令的执行部分地重叠起来并行执行。 这又一次提高了CPU对指令的执行速度。 * * 5. 分段部件 分段部件由三输入地址加法器、 段描述符高速缓冲存储器及界限和属性检验用可编程逻辑阵列PLA(Programmable Logic Array)组成。它的任务是把逻辑地址转换成线性地址。转换操作是在执行部件请求下由三输入专用加法器快速完成的，同时还采用段描述符高速缓冲存储器来加速转换。在逻辑地址向线性地址转换过程中，分段部件还要进行分段的违章检验。逻辑地址一旦转换成线性地址，便被送入分页部件。 * * 6. 分页部件 分页部件由加法器、页高速缓冲存储器及控制和属性PLA组成。它的任务是将分段部件或代码预取部件产生的线性地址转换成物理地址。 在操作系统软件控制下，若分页部件处于允许状态， 便执行线性地址向物理地址的转换，同时还需检验标准存储器访问与页属性是否一致。若分页部件处于禁止状态，则线性地址即为物理地址。 从线性地址到物理地址的转换实际上是将线性地址表示的存储空间再进行分页。页高速缓冲存储器也称转换旁视缓冲存储器TLB(Translation Lookaside Buffer)，它用来加速线性地址到物理地址的转换。页是一个大小固定的存储块，每页存储空间有 4 KB。 物理地址一旦由分页部件形成，立即送B