数模混合信号电路设计第二讲.ppt

折叠器的输入输出特性 * 失真问题 * 增加折叠数减小失真 * 多折叠的波形 * 8位折叠ADC MSB：3位，LSB：5位； 直接flash：255比较器；折叠后：40个比较器 * 折叠插值 ADC 折叠可减少比较器数量，不能减小输入电容；内插相反、互补。 * * 主要内容 ADC的概述 ADC性能指标分析与测试方法 CMOS采样电路 CMOS ADC的结构 串行ADC 逐次逼近结构 FLSAH ADC 插值、折叠、折叠插值 两步ADC、流水线ADC * 两步ADC 单用一级时，量化误差较大，余量电压为eq1 用第二个ADC来对余量电压量化 * 第二级ADC的量化误差为eq2 * * * 两步ADC的实现 存在问题1： Fine ADC精度要求很高为ADC总精度LSB/2 存在问题2： 速度问题，每增加一级需要增加一个时钟周期来完成转换 * 解决措施1：级间放大 增加级间增益级，A=2B1 两级ADC可以采用同样的电路 * 解决措施2：第二级增加采样保持 两级同时工作： 第一级对第n次采样进行转换并产生余量电压 同时，第2级对n-1次采样的余量进行转换， 流水线操作，交错半个周期 * 流水线ADC 原理，由多个低精度的转换级级联转换，获得高精度的输出结果 每个时钟输出一次转换结果，但存在一定延迟 流水线的优势：可以用数字技术校正多种ADC中的非线性误差 * 流水线ADC的延迟 * 流水线各级的输出对齐 用锁存器延时实现各级的数据对准 * 级间放大器使每级相同的电压范围 子级位数 B（通常为1、2、3） 级间增益 2B * 完整的单级电路 本级转换2位级间增益为22 * 流水线ADC的误差 子ADC误差(比较器失调)引起失码 级间放大器的失调 级间放大器的增益误差 子DAC误差 * 流水线ADC的模型 * 理想情况下： ADC的总精度与子ADC的精度无关！ * 2位/级的流水线ADC中的一级的结构与误差 每级内部的子ADC会产生失调误差和非线性误差，尤其是比较器的失调电压； 每级的子DAC会产生非线性误差. 流水线中级与级之间会产生失调误差，2M(M为每一级子ADC的位数)放大器存在增益误差 * 理想输出特性 * 子ADC和子DAC有误差时的输出特性 子ADC误差:比较器失调使得余量电压超出下级转换范围：失码 子DAC误差 * 1.5位/级的结构实现2位/级的冗余 在两位两级的基础上，减少一个比较器，并且将电平移动1/4Vref，级间增益降为2 比较器的失调可以允许为Vref/4 * 实例(3) * 实例(4) 动态比较器 * 主要内容 ADC的概述 ADC性能指标分析与测试方法 CMOS采样电路 CMOS ADC的结构 串行ADC 逐次逼近ADC FLSAH ADC 插值、折叠、折叠插值 流水线ADC * 各种ADC结构的速度和精度 * 低速（串行）A/D转换器（单斜率） 原理：斜坡电压为0时，开始计数；等于Vin时，停止计数。计数器的输出结果正比于Vin优点：简单、低功耗；INL只取决于谐波电压的线性度，与其它器件无关；缺点：速度很低；高精度时，产生斜坡电压难度大 * 双斜率A/D转换器方块图 原理：积分器先对Vin积分（充电），再以Vref进行放电，直到积分器输出等于Vth。计数器的输出结果正比于Vin/Vref优点：无需斜坡发生器、简单缺点：速度很低；应用：绝大多数的数字万用表采用这种ADC * 双斜率A/D转换器的工作波形 * 主要内容 ADC的概述 ADC性能指标分析与测试方法 CMOS采样电路 CMOS ADC的结构 串行ADC 逐次逼近结构 FLSAH ADC 插值、折叠、折叠插值 流水线ADC * 逐次逼近（SAR）结构 也称为算法型ADC * 算法原理 * 逐次逼近过程（二分搜索原理） DAC输出 精度高，可达到16位；对于N位ADC，转换一个结果需要N个时钟周期；精度与速度的折衷，通常在MHz级别 * SAR实例 * 主要内容 ADC的概述 ADC性能指标分析与测试方法 CMOS采样电路 CMOS ADC的结构 串行ADC 逐次逼近结构 FLSAH ADC 折叠插值 流水线ADC * FLASH结构：高速ADC 并行结构，高速转换，可达GHz结构复杂，共需要2N-1个比较器输入寄生电容大，（ 2N-1 ）个比较器的输入电容 * FLASH ADC 精度对设计的影响 * * FLASH ADC的误差源 比较器输入端： 失调 输入电容的非线性 回踢噪声，影响基准 比较器输出端 温度码中的气泡 * 气泡的影响 常见的温度码译码电路 * 气泡使输出出错 * 防气泡的译码器 * 降低FLASH结构的复杂度 FLASH结构的优势是高速 但