【精】数字时钟实验报告.docVIP

一．指标要求： 1.显示时、分、秒。.采用24小时制。 2.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。 3.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。 二．设计计算： 1．总体方案设计：数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。用六片74LS248D和六片74LS161D芯片实现数字电子时钟的设计。 具体设计如下： 首先秒的设计，它为六十进制 , 即显示 00—59 秒，它的个位为十进制，十位为六进制。对于个位而言，当信号从0000—1001时采用反馈清0法进行清0，同时向十位产生一个进位。与此同时，当十位从0000—0101时，也采用反馈清零法清0，然后重新开始下一循环。分的设计同秒相同，通过级联（用与非门的输出结果控制分的时钟信号）实现秒向分的进位。小时的设计为二十四进制计数器 ,显示为 00—23, 个位仍为十进制，但当十进位计到 2,而个位计到4时清零，就为二十四进制了，也同样通过级联(同秒向分的进位)实现分向时的进位。整个过程通过而实现显示秒向分进位，分向时进位，从时、分、秒。 2．单元电路设计： 1、秒脉冲发生器 数字钟实际上是一个对标准频率（1HZ）迚行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标