北京理工大学数字电路与系统设计考前串讲(二).ppt

2． 分析举例 【例2 - 10】分析图2 - 45所示组合逻辑电路的功能。 图 2 - 45 例2 - 10电路 解 该电路由两片四选一选择器和一个非门构成，可以写出J和S的输出函数表达式： 整理得 【例2 - 11】分析图2 - 46所示组合逻辑电路的功能。已知输入B3B2B1B0为5421BCD码。  解 该电路由1片4位二进制数比较器和1片4位二进制数加法器构成，要写出表达式已经比较困难。可以直接根据加法器和比较器的功能， 列出电路的真值表， 如表2 - 19所示。 图 2 - 46 例2 - 11电路 表2 - 15 七段显示译码器7448真值表 图 2 - 30 具有灭零控制功能的八位数码显示系统 3. 译码器的扩展与应用 1) 译码器的扩展 利用译码器的使能端，可以对译码器的规模进行扩展。 例如3线-8线译码器74138有3个使能输入端，其中SA是高电平使能， 是低电平使能。合理使用这些使能输入端， 不附加任何电路即可扩展其译码功能， 构成4线-16线译码器、 5线-32线译码器、 6线-64线译码器， 甚至于更多线的译码器。 【例2 - 7】将3线-8线译码器74138扩展为4线-16线译码器。 解 将两片74138扩展成4线-16线译码器的电路如图2 - 31所 示。当输入变量A3为0时，片1的 端接低电平，在外部使能端为0时允许译码，其输出取决于输入变量A2、A1、A0；片2的SA端为0，禁止译码，其输出皆为1。当输入变量A3为1时，片1的 端为1，禁止译码，其输出皆为1。片2的SA端为1，在外部使能端为0时允许译码，其输出状态由输入变量A2、A1、A0决定。由此可见，该电路实现了4线-16线译码。  图 2 – 31 74138扩展为4线-16线译码器 2) 译码器的应用 ① 译码器可在在计算机系统中用作地址译码器。 计算机系统中的众多器件(例如寄存器、 存储器)和外设(例如键盘、 显示器、 打印机等)接口都通过统一的地址总线B(Address Bus)、 数据总线DB(Data Bus)、 控制总线CB(Control Bus)与CPU相连，如图2 - 32所示。 图 2 - 32 译码器在计算机系统中的应用 ② 可用译码器实现数据分配器。 数据分配器(Demultiplexer/Data Distributor)是将一路输入数据分配给多路数据输出中的某一路输出的一种组合逻辑电路， 与时分复用通信中接收端电子开关的功能类似。 国标符号中规定用DX作为数据分配器的限定符。  四路数据分配器的惯用符号和真值表如图2 - 33所示，其中D为一路数据输入，D3～D0为四路数据输出，A1、A0为地址选择码输入。其输出函数表达式为  图 2 - 33 数据分配器的惯用符号和真值表 (a) 惯用符号； (b) 真值有 图 2 - 34 74138实现四路数据分配器 表2 - 16 74138实现四路数据分配器 图 2 - 35 74138实现八路数据分配器 (3) 其它应用 译码器除了作译码器和实现数据分配器外，还可以有别的一些应用。例如，与计数器结合使用，可以构成脉冲分配器； 与三态门结合，可以构成数据选择器；附加少量逻辑门，还可实现组合逻辑函数。 2.2.5 数据选择器 1. 数据选择器的逻辑功能 数据选择器(Multiplexer/Data Selector)是一种能从多路输入数据中选择一路数据输出的组合逻辑电路，与时分复用通信中发送端电子开关的功能类似。国标符号中规定用MUX作为数据选择器的限定符。目前常用的数据选择器有二选一、 四选一、 八选一和十六选一等多种类型。  二选一的惯用逻辑符号及真值表如图2 - 36所示，其中D0、 D1是两路数据输入，A0为地址选择码输入，Y为数据选择器的输出。从真值表可见，当A0=0时，选择D0输出；当A0=1时，选择D1输出。它的输出函数表达式为 图 2 - 36 二选一符号及真值表 图 2 - 37 四选一符号及真值表 (a) 惯用符号； (b) 真值表 四选一的惯用逻辑符号及真值表如图2 - 37示，其中，D0、 D1、D2、D3是四路数据输入，A1、A0为地址选择码输入，Y为数据选择器的输出。将地址选择码转换为十进制数，就是要选择一路数据D的序号下标。由此不难写出四选一的输出函数表达式为