数据和读写控制.pptVIP

5.4 主存储器的组织 本节主要内容： 用存储芯片构成主存储器 5.4.1 CPU与主存储器的连接 存储器和处理器之间的接口信号 主存储器的基本组织 要解决的问题：如何利用现有的芯片构造所需要的主存储器 确定存储芯片的类型 NVM, RAM 确定所需存储芯片的数量 确定扩展方式 位扩展：字长的扩充 字扩展：存储单元数的扩充 字位同时扩展 确定连接关系 地址、数据和读写控制 位扩展 （1）位扩展，即每个存储单元二进制位数的扩展。例如：用16K×1的芯片组成16K×8的存储器，则连接图如下： 位扩展 数据线的连接 字长： 1位-- 8位，每个芯片各提供1位 各个芯片的数据引脚D分别连接到数据总线的D7~D0位 位扩展 地址线的连接 存储芯片和主存储器的存储单元数都为16K，则地址线数都为14根。 各个存储芯片14个地址引脚A13~A0并联到CPU地址总线。 位扩展 片选信号线的连接 回顾：片选信号的作用 位扩展方式的各个芯片总是同时工作，因此各芯片的片选信号并联到CPU的MEM*信号线，该信号在CPU访问存储器时有效。 位扩展 读写信号线的连接 各个芯片的读、写信号分别并接到CPU的读信号RD*和写信号WR*，各个芯片同时读出或同时写入。 字扩展 （2）字扩展，即存储单元数的扩展。例如：用16K×8的芯片组成64K×8的存储器，则连接图如下 字扩展 数据线的连接 8位字长无需扩展，每个芯片的8根数据线D7~D0并联到CPU数据总线 字扩展 地址空间分配 主存：64K，芯片：16K 当CPU访问某一个地址单元时，只有一个芯片的地址空间包含了要访问的单元地址，因此，4个芯片不能同时选中。 字扩展 地址译码和片选线的连接 4段地址空间由CPU的高位地址A15和A14区分。 经2-4译码器产生4个选择信号，分别连接4个芯片的片选信号 字扩展 地址线的连接 CPU的其余14根地址线A13~A0连接到各个芯片的地址引脚，作为芯片内部存储单元的地址 字扩展 读写信号线的连接 所有芯片的读、写信号分别并接到CPU的读信号RD*和写信号WR*。 这并不意味着所有的芯片同时读或写，受片选信号控制，只可能有一个芯片读出或写入。 字位同时扩展 （3）字位同时扩展。例:用16K×1的芯片组成64K×8的存储器 小结：MM与CPU的连接 地址引脚：与地址总线AB低位地址相连，供CPU选择片内的某一存储单元。 数据引脚：与数据总线DB相连，接受来自CPU的数据或向它们提供数据。 片选端 : 通常连接着由地址总线AB的高地址经译码后的选择线，或直接连着CPU提供的内存操作控制线，实现CPU对内存操作的控制。 RAM读/写端：与CPU的读/写控制线相连。 ROM输出允许端 ：与CPU的读控制线相连。 存储器的编址方式 按字编址 指令中操作数的单位是“字”，不能按字节操作 假设字长32位，地址编排如下图 按字节编址 既有按“字”操作的指令，也有按字节操作的指令。 地址分为字地址和字节地址 假设字长32位，地址编排如下图 端序（2.2.3） 小端序（Little endian） 低字节存储在起始地址 例：int i = 0 大端序（Big endian） 高字节存储在起始地址 例：int i = 0 测试对齐方式的C程序 #include stdio.h int main(int argc, char *argv[]) { int i = 1; if ((*(char *)i) == 1) printf(little endian\n); else printf(big endian\n); return 0; } 实验四 主存储器组织 例题： 某计算机的主存地址空间中，从地址0000H到3FFFH为ROM存储区域；从4000H到5FFFH为保留地址区域，暂时不用；从6000H到FFFFH为RAM地址区域。CPU的地址线为16根（A15-A0），数据线为8根（D7~D0），控制信号有读写控制RD*、WR*和访存请求MREQ*。 RAM芯片的控制信号为CS*和WR*、 RD*, ROM芯片的控制信号为CS*和OE*。如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。 解题过程 (4) 确定片选信号 地址译码可采用以8KB为区域单位，将64KB的存储空间分为8个8KB的区域，则一个这样的区域内包含1片ROM或2片RAM。采用3-8译码器，用地址的高3位作为译码器的输入信号。对于RAM，A12用于选择单位区域内的两个RAM芯片