可靠性及抗干扰技术.pptVIP

15.6.1 地线及电源线设计 一、地线宽度 加粗地线能降低导线电阻，是它能通过三倍于印制板上的允许电流。如有可能，地线宽度应在2～3mm以上。 二、接地线构成闭环路 闭环形状能显著地缩短线路的环路，降低线路阻抗，从而减少干扰。但要注意环路所包围的面积越小越好。 三、电源线的布置 电源线除了要根据电流的大小，尽量加粗导体宽度外，采取使电源线、地线的走向与数据传递的方向一致，将有助于增强抗噪声能力。 四、印刷电路板分区集中并联一点接地 当同一印制板上有多个不同功能的电路时，可将同一功能单元的元器件集中于一点接地，自成独立回路。这就可使地线电流不会流到其它功能单元的回路中去，避免了对其它单元的干扰。 应将各功能单元的接地块与主机的电源地相连接，如图所示。 这种接法称为“分区集中并联一点接地”。为了减小线路阻抗，地线和电源线要采用大面积汇流排。 数字地和模拟地分开设计，在电源处两种地线相连，且地线应尽量加粗。 15.6.2 去耦电容的配置 当印制板上多个集成器件耗电很多时，地线上会出现很大的电位差。抑制电位差的方法是在各个集成器件的电源线和地线间分别接入去耦电容，以缩短开关电流的流通途径，降低电阻降压。这是印制板设计的一项常规做法。 一、电源去耦 在每个印制板入口外的电源线与地线之间并接退耦电容。并接的电容应为一个大容量的电解电容（10～100μF）和一个0.01～0.1μF的非电解电容。大电容（铝或钽电解电容）为了去掉低频干扰成分，小电容（云母或陶瓷电容）为了去掉高频干扰部分。 二、集成芯片去耦 每个集成芯片的Vcc和GND线之间，安置一个0.1μF的陶瓷电容器。 如遇到印刷电路板空隙小装不下时，可每4～10个芯片安置一个1～10μF的限噪声用的钽电容器。这种电容器的高频阻抗特别小，在500Hz～200MHz范围内阻抗小于1Ω，而且漏电流很小（0.5μA以下）。 对于抗噪声能力弱，关断电流大的器件和ROM、RAM存储器，应在芯片的电源线Vcc和地线（GND）间直接入去耦电容。 14.6.3 印制板的布线的抗干扰设计 （1）如果印制板上逻辑电路的工作速度低于TTL的速度，导线条的形状无什么特别要求；若工作速度较高使用高速逻辑器件，用作导线的铜箔在90°转弯处的导线阻抗不连续，可能导致反射干扰的发生，改成45°，有助于减少反射干扰的发生。 （2）不要在印制板中留下无用的空白铜箔层，因为它们可以充当发射天线或接收天线，可把就近它们接地。 （3）双面布线的印制板，应使双面的线条垂直交叉，减少磁场耦合干扰。 （4）导线间距离要尽量加大。信号回路的距离要随信号频率的升高而加大，降低导线之间分布电容的影响。 （5）高电压或大电流线路对其它线路更容易形成干扰，低电平或小电流信号线路容易受到感应干扰，布线时使两者尽量相互远离，避免平行铺设，应采用屏蔽等措施。 （6）所有线路尽量沿直流地铺设，尽量避免沿交流地铺设。 （7）电源线的布线除了要尽量加粗导体宽度外，采取使电源线、地线的走向与数据传递的方向一致，将有助于增强抗噪声能力。 （8）走线不要有分支，这可避免在传输高频信号导致反射干扰或发生谐波干扰,如图所示 。 15.7软件抗干扰措施 15.7.1 软件抗干扰的一般方法 软件抗干扰技术是当系统受干扰后使系统恢复正常运行或输入 信号受干扰后去伪求真的一种辅助方法： (1)软件滤波。 (2)开关量的输入／输出抗干扰设计。 (3)指令冗余、软件陷阱或“看门狗”等技术。 15.7.2 软件滤波（数字滤波） 一、算术平均滤波法 对一点数据连续取n个值进行采样，然后算术平均。 适用于具有随机干扰的信号。 当n值较大时，信号的平滑度高，但是灵敏度低； 当n值较小时，平滑度低，但灵敏度高。 一般： n=3～5； 流量测量：n=12； 压力测量：n=4。 二、滑动平均滤波法 把n个采样值看成一个队列，队列的长度为n，每进行一次采样，就把采样值放入队尾，而扔掉原来队首的一个采样值，这样在队列中始终有n个“最新” 采样值。对队列中的n个采样值进行平均，就可以得到新的滤波值。 滑动平均滤波法对周期性干扰有良好的抑制作用，但不易消除由于脉冲干扰引起的采样值的偏差。因此不适用于脉冲干扰比较严重的场合，而适用于高频振荡系统。 工程经验值n为： 参数 温度 压力 流量 液面 n值 1～4 4 12 4～12 三、中位值滤波法 对某一被测参数接连采样n次（一般n取奇数），然后把n次采样值按大小排列，取中间值为本次采样值。 能有效地克服因偶然因素引起的波动干扰。采用于温度、液位等变化缓慢参数测量；但不宜用于流量、速度等快速变化的参数测量。 前面介绍的算术平均与滑动平均滤