原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
;;
1、FPGA基础知识
;1.1、数字集成电路的发展历程;1.2、FPGA概述;
ALTERA公司Cyclone系列产品;1.3、FPGA与DSP区别;;;;1.4、FPGA与CPLD主要区别;1.5、FPGA芯片主要厂家;1.6、FPGA的基本结构; FPGA结构基本上由6部分组成，分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等 。
;;;;;;;1.7、硬件描述语言(HDL);
2、FPGA最小系统设计
;2.1、FPGA最小系统的概念;2.2、FPGA最小系统电路分析;2.2.1、电源管脚;2.2.2、时钟管脚;2.2.3、下载配置与调试接口电路设计; JTAG模式和AS模式的电路原理图;2.2.4、IO管脚;
3、FPGA设计流程—使用QuartusII
;3.1 流程概述
3.2 设计输入
3.3 综合与布局布线
3.4 仿真
3.5 FPGA下载配置
3.6 QuatersII工程实例;
3.1、设计流程概述
原理图/HDL文本输入→功能仿真→综合→适配→时序仿真→编程下载→硬件测试。;3.2、设计输入;3.3、综合与布局布线;3.4、仿真;3.5、FPGA下载配置;3.6、FPGA工程实例; 实例：用与、或、非门实现一个异或逻辑。真值表和电路图如下：; 运行QuartusII软件; 使用工程向导建立新工程; 建立工程目录及名字; 加入设计文件; 选择目标器件; 使用Altera的EDA工具; 工程汇总对话框; 新工程建立成功; 建立新的图形文件; 为新文件命名; 从符号库中选择符号; 放置电路符号; 放置输入输出引脚; 放置输入输出引脚; 用线连接节点; 修改引脚名称完成设计; 电路编译; 引脚分配重新编译; 电路仿真——新建矢量波形文件并保存; 电路仿真——设定仿真时间; 电路仿真——输入仿真节点; 电路仿真——测试波形编辑并保存; 电路仿真——设置仿真模式; 电路仿真——创建功能仿真网表; 电路仿真——功能仿真结果; 电路仿真——使用时序仿真; 电路仿真——时序仿真结果;
4、Verilog基本知识
;4.1、什么是Verilog HDL;4.2、Verilog HDL和VHDL的??较;4.3、Verilog 模块的基本概念;
图2所示的带有与非门的二选一多路选择器的Verilog HDL程序如下：
module muxtwo(out,a,b,sel);
input a,b,sel;
output out;
wire sel_,a1,b1;
assign sel_ = ~ sel;
assign a1 = a sel_;
assign b1 = b sel;
assign out = a1 | b1;
endmodule ;4.3.1、模块的结构;;4.3.2、模块的端口定义;4.3.3、I/O说明;4.3.4、内部信号说明; 谢 谢！
文档评论（0）