时序电路的测试生成.ppt

11.1 数字电路测试基本概念 11.1数字电路测试基本概念 11.2 组合电路测试 11.4 数字系统可测性设计 11.4.2 扫描设计法 外部输入信号将电路中所有触发器设置成串行移位寄存器形式，通过观察串行移位寄存器的输出就可知道电路内部各触发器的状态。这种把电路内的信号移出来观察的可测性设计方法称为扫描设计法。 1．扫描设计法原理 图11.4.3 扫描设计法的原理框图 每一个触发器前端加入一个由外部控制信号可控制的开关模块SW，当控制信号P=0时，电路工作在正常时序方式，执行时序电路的逻辑功能。当P=1时，电路工作在扫描方式，SW切换到接收扫描输入状态，各触发器的输出数据可以以串行移位的形式从扫描输出端输出，各触发器接成移位寄存器。在扫描方式下，各触发器状态被设定成任意值，从而实现对触发器的测试。 2．电平敏感扫描设计 为解决扫描切换开关SW时边沿触发容易导致的竞争冒险的问题，采用电平触发方式进行设计的方法 有： （1） 选用由时钟控制的电平触发器设计电路，不采用由时钟上升沿或下降沿触发的边沿触发器，这可以消除切换过程的竞争冒险现象对测试的影响。其典型例子是选用电平触发的主从结构的触发器。 （2）采用专用的移位式锁存器，它的基本结构如图11.4.5所示。 图11.4.5 基于SRL的扫描方式设计原