vhdl拔河设计报告.docVIP

现代电子系统设计期末实验报告 现代电子系统设计期末实验报告 课题：设计十六：拔河游戏机 姓名： 学号： 日期：2012年12月17日 方案设计与论证 本设计主要设计思想、程序流程参照下图所示： 本拔河游戏机主要由加/减计数器、译码器、得分计数及显示模块四大模块组成。输入信号共有in1、in2、begin、reset、reset1五个，其中in1、in2分别为两位选手的按键脉冲输入，begin为裁判控制信号，reset是加/减计数器清零信号，reset1是得分计数器清零信号；两组输出信号分别控制LED灯代表拔河绳结位置及动态数码管显示分数。 电路图及有关设计文件 加/减计数器模块 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity jishu is port (reset: in std_logic; cpu,cpd:in std_logic; q:out std_logic_vector(3 downto 0) ); end jishu; architecture jishu_architecture of jishu is signal countu,countd:std_logic_vector(3 d