单片机原理及应用第2章 51单片机的硬件结构.pptVIP

* 由于在读引脚时必须先用1条对端口置1的指令，多了一个附加的准备动作，因此这类I/O端口被称为准双向口。51单片机的4个端口在作为通用I/O口使用时都是准双向口。 （3）P0口作低8位地址/数据复用总线使用 如果51单片机通过并行方式扩展外部存储器和其它外部部件，则P0口分时输入/输出8位数据和输出低8位地址，此时，P0口是一个真正的双向口。 P0口作为地址或数据输出时，控制信号为高电平，切换开关MUX将反相器输出端和T2的栅极连接，T1的栅极受控于输出的地址或数据的电平控制，图2–14中，若内部总线上的地址或数据信号为“0”，则T1截止，T2饱和，P0.x引脚输出低电平，即P0.x端口输出信号“0”；若内部总线上的地址或数据信号为“1”，则T1饱和导通、T2截止，P0.x端口输出信号“1”。 P0口作为数据输入时，控制信号为低电平，T1截止，CPU将自动向P0口写入FFH，使得T2也截止，然后读入数据。 * 图2-14 地址/数据输出信号“0” (4)对Flash ROM进行编程或校验时输入或输出指令代码 下载时：P0口用于接收程序指令代码； 校验时：P0口输出程序指令代码，需要外加上拉电阻。 2.4.2 P1端口 P1口的字节地址为90H，位地址为97H~90H，能驱动4个TTL负载。P1口的位逻辑电路结构如图2–15所示。P1口内部有上拉电阻，与场效应管T1共同组成输出驱动电路。 (1)P1口作通用I/O口使用 P1口作为输出口使用时，由于内部有上拉电阻，可以直接控制输出信号。 * P1口作为输入口使用时，同样应先向端口写“1”，使得T2截止，从而正确的完成输入操作。 图2-15 P1口的位逻辑电路结构 Cy(Carry，进位)也称为C，在指令中用C表示。在执行某些算术运算、逻辑操作类指令时，可被硬件或软件置位(SETB)、清0(CLR)、取反(CPL)。如果运算结果在最高位存在进位或借位时，C=1，反之C=0。 AC(Auxiliary Carry，辅助进位)也称为半进位，表示两个8位数运算时，低4位是否有进位或借位。当低4位相加或相减时，如果D3位向D4位有进位或借位，则AC=1，反之AC=0。在BCD码运算的十进制调整中，需要应用AC位的信息。 F0为用户自定义标志位，用户可以根据自己的需要对F0赋予一定的物理含义(例如某设备的开关状态等)。F0可以通过软件置位或清0，并由程序测试F0以控制程序的流向。 * RS1和RS0(Register Select，寄存器选择)为寄存器组选择位，可以通过软件置位或清0。RS1和RS0要联合使用，用于在4组寄存器组中选择1组作为当前的工作寄存器。如表2-2所示。 * 表2-2 当前寄存器组的选择方式 RS1 RS0 当前工作寄存器组R0~R7R0~R7 0 0 0组(00H~07H)组(00H~07H) 0 1 1组(08H~0FH)组(08H~0FH) 1 0 2组(10H~17H)组(10H~17H) 1 1 3组(18H~1FH)组(18H~1FH) OV(Overflow，溢出)为溢出标志位。执行加法或减法指令时，OV由硬件置位或清0，以指示运算结果是否溢出。如果运算结果超过累加器A所能表示的范围(无符号数0~255，有符号数–128~+127)时产生溢出，此时OV=1。如果没有溢出，则OV=0。另外，在执行乘法MUL AB和除法DIV AB指令时，如果乘积结果超出255或B所放的除数为0，则OV=1。 保留位为系统暂时没有用到的位，未用。 P(Parity，奇偶)为奇偶标志位。每个指令周期都由硬件来置位或清0，以表示累加器A中1的个数是否为奇数。如果A中1的个数为奇数，则P=1；如果A中1的个数为偶数，则P=0。串行通信中常用奇偶校验的方法来检验数据传输的可靠性。 * （4）布尔处理机 布尔处理(位处理)机有17条位处理指令，位处理指令中的位存储单元地址指向51单片机可位寻址的位地址空间，以及特殊功能寄存器中能够位寻址的位存储单元。位处理指令通过置位、清0、取反、逻辑与、逻辑或、位单元状态判断等指令，实现快速灵活的位操作。 * 2.2.2 控制部件和振荡器 控制部件也称为控制器，是单片机的神经中枢，用于协调单片机各部件的数据传送、数据运算等操作，并对外发出地址锁存ALE信号、外部程序存储器选通信号（PSEN）、数据存储器读写控制信号RD和WR；接收复位信号RST、外部程序存储器访问控制EA信号。 控制部件包括定时和控制电路、IR(Instruction Register，指令寄存器)、ID(Instruction Decoder，指