计算机组成和体系结构-第三章-3.3-3.4.pptVIP

* 2K×16位双端口存储器IDT7133的逻辑框图 1)地址先出现: CE使能顺序判断 2)CE先使能: 地址优先顺序判断 3、双端口存储器的应用 ① 实现CPU与DMA（或IOP）同时访问内存。 ② 在多机系统中，实现彼此间的信息交换。 ③ 为运算器的两个输入端并行提供数据 ④ 双端口结构的Cache，可同时与CPU和主存交换信息。 * 二、多体交叉存储器 特点：通过改进主存的组织方式，在不改变存储器存取周期的情况下，提高存储器的带宽。 结构特点：多体交叉存储器由M个的存储体（或称存储模块）组成，每个存储体有相同的容量和存取速度，又有各自独立的地址寄存器、地址译码器、读写电路和驱动电路。 编址方法：交叉编址，即任何两个相邻地址的物理单元不属于同一个存储体，一般在相邻的存储体中；同一个存储体内的地址都是不连续的。 * 顺序编址 模块板容量：16KB，板内地址码 A13~A0 （1） 顺序方式 A15A14 经译码产生选板信号。 特点：只需要一套电路 （AR，DR和读/写控制） 带宽仅为 ，T－存储周期 0 1 2 … 16383 16384 16385 16386 … 32767 32768 32769 32770 … 49151 49152 49153 49154 … 65535 模块号 15 14 13 0 数据寄存器 DB (8位) 图3.29　顺序方式 内存地址 M1 M0 M2 M3 * 交叉编址 (2)交叉方式 模m交叉编址（m=2n，n为正整数） AMj＝m×i＋j 字 AR0 0 4 … 4i+0 AR1 1 5 … 4i+1 AR2 2 6 … 4i+2 AR3 3 7 … 4i+3 模块号 15 2 1 0 内存地址 AB … … … … 65532 65533 65534 65535 M1 M2 M3 M0 DR0 DR1 DR2 DR3 DB（8位） 图3.30　交叉方式 i＝0,1…（L－1）是单模块的单元顺序号； j＝0,1…（m－1）是模块的编号。 特点： ①连续的存储单元依次 分布在相邻模块内。 ②用硬件的冗余换取速度。 * ①由“存控”部件将CPU或IOP送来的访内地址送到相应模块的地址寄存器MARj 。 ②启动存储器模块进行读/写。 工作过程： * 访问：CPU同时送出的M个地址，只要他们分属于M个存储体，访问就不会冲突；由存储器控制部件控制它们分时使用数据总线进行信息传递。 适合采用流水线方式并行存取，虽然每个存储体的存储周期没变，但是当CPU连续访问一个字块时，可以大大提高存储器的带宽。 二、多体交叉存储器 * 3、多模块存储器工作的时间关系 (1) 等间隔时间启动 式中：T——存储周期 称为交叉存取度 交叉存储器要求模块数必须大于或等于m,确保再次启动某模块时,前次操作已完成. (2)理想情况下，交叉存储器读取m个字所需时间 顺序方式： t2 ＝ 其中，T 为存储周期， τ 总线传送周期。 由于t1 t2 ,交叉存储器的带宽确实大大提高了。. 【解】顺序存储器和交叉存储器连续读出m=4个字的信息总量： q＝64位×4＝256位 ① 顺序方式和交叉方式读出4个字所需时间分别是 t1 ＝mT=4×200＝800（ns） t2 ＝T+(m－1) τ ＝200＋3×50＝350（ns） ② 顺序方式和交叉方式的带宽分别是 B1 ＝q/ t1 ＝256÷（800×10－9）＝32×107 （位/秒） B2 ＝q/ t2 ＝256÷（350×10－9）＝73×107 （位/秒） 【例】 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。存储周期=200ns，数据总线宽度为64位，总线传送周期 τ =50ns。问顺序存储器和交叉存储器的带宽各是多少? * * 1 存储体系概述 2 主存储器 3 主存储器与CPU的连接 4 高速存储器 5 高速缓冲存储器Cache 6 虚拟存储器 7 外存储器 第三章：存储系统 * 主存储器与CPU的连接 一、背景知识——存储芯片简介 二、存储器容量扩展的三种方法 三、主存储器与CPU的连接 * 一、背景知识——存储芯片简介 存储芯片的引脚封装 * 1、位扩展 从字长方向扩展 2、字扩展 从字数方向扩展 3、字位扩展