硬件技术4-1概要.pptVIP

* 一.8086/8088CPU构成 1.执行部件(EU--Execution Unit) 负责指令的执行 1.1算术逻辑部件ALU 负责进行算术和逻辑运算 1.2工作寄存器组 CPU内部的存储单元 1.2.1数据寄存器 AX、BX、CX、DX；暂存计算过程中的操作数、结果或其它数据。可以即作为16位寄存器，又作为8位寄存器（AL、AH、BL、BH、CL、CH、DL、DH） 程序设计模型图 1.2.2指针和变址寄存器 SP、BP、SI、DI；暂存数据（与数据寄存器相同用途，称为通用寄存器），只能作为16位寄存器使用。 1.2.3标志寄存器(FLAGS) 作为16位寄存器使用 AF、CF、SF、ZF、OF、PF由运算结果确定（ALU的状态），DF、IF、TF人为设置（专门的指令） 2.总线接口部件(BIU--Bus Interface Unit) 负责CPU与存储器、外设之间的信息传送。 2.1段寄存器 存放程序段和数据段的段基值 2.2指令指针 存放下条指令的地址偏移 2.3物理地址形成机制 20位的二进制全加器，输入量为二个16位的逻辑地址，输出量一个20位的物理地址。 2.4指令队列 可存放6个字节指令,使之以流水线技术协调BIU和EU工作。 队列空 有请求 空状态 响应请求 取 指令 Y N N Y BIU工作流程 队列中取指令 访问 存储器或I/O 请求BIU总线 执行指令 N Y EU工作流程 二.存储器构成 1.存储单元地址的分段 地址总线20位，可寻址空间为220=1MB。 数据总线16位，当地址作为操作数时，可寻址空间为216=64KB。 2.分段原则 2.1把存储器空间划分成若干个段，每个段的大小?64KB。 2.2段大小任意，但段首地址必须取从地址00000H开始，每16个字节间隔的地址（即20位地址的最低4位必须为0000B） 3.形成机制 3.1若干名词 3.1.1段地址(20位):各个存储器段的首地址(起始地址) 3.1.2段基值(16位):段地址的高16位有效二进制数 根据分段原则2.2有 段地址=段基值*16 3.1.3偏移地址(16位):段内地址相对于段地址的偏移值 根据分段原则2.1有 偏移地址?216-1 3.1.4物理地址(20位):在1MB的存储器中，每一个存储单元所对应的唯一的编号，又称为绝对地址。 3.2形成机制 3.2.1公式: 物理地址=段地址+偏移地址 =段基值*16+偏移地址 3.2.2实现电路: P.77 图4-5 3.2.3段寄存器(存放段基值)与存储器器指针(存放偏移地址)的系统搭配 ? CS:IP ? SS:SP, SS:BP ? DS:BX, DS:EDI, DS:ESI, DS:8-bit or 16-bit_literal(程序中立即数) ? ES:DI 三.8086/8088CPU的引脚和功能 1.总线时序 8086/8088CPU访问存储器和I/O的周期称为总线周期 (bus cycle),每个总线周期由4个系统 时钟节拍 组成（T1，T2，T3，T4状态）。 如果时钟频率为5MHZ，则8088/8086的总线周期4?1/5Mhz=800ns，即CPU读写存储器或IO每秒1.25百万次（由于内部指令队列，8088/8086执行指令速度达2.5MIPS--Million Instructions Per Second每秒百万条指令) 1.1 T1节拍 存储器或I/O端口地址输出。输出控制信号ALE、DT/R和IO/M（8088）或M/IO（8086）。 1.2 T2节拍 使存储器或I/O开始执行一个读或写操作（发送控制信号RD或WR及DEN）。 总线缓存器和锁存器 READY时序 1.3 T3节拍 在后沿(节拍结束时)采样数据总线，获取数据。 1.4 T4节拍 所有总线信号无效，为下一个总线周期做准备（以后可能包含若干个空闲周期）。 1.5 TW节拍 在T2结束时采样READY信号，若为低电平，则延长T3（在T2和T3之间插入TW节拍或T3和T4之间插入）。 2.8086/8088CPU的