定点数的加减运算及加法器.ppt

第4章 运算方法与运算器 4.1 ~4.4 定点数加减乘除运算 4.5 浮点数的四则运算 4.6 运算器的组织 4.1 定点数的加减运算 本节内容 并行加法器及先行进位链 补码的加减运算及溢出判断 二－十进制加法运算及加法器 3.3.1 加法器 加法器的实现方案 串行加法器：只用1个一位全加器，每次加一位，在移位寄存器的配合下，实现n位加法。速度慢。 行波进位的并行加法器 用n个一位全加器串行连接。 特点：高位运算等待低位进位，逐位等待。进位连接方式称为 “串行进位”或“行波进位” (Carry Ripple)。 先行进位CLA（Carry Look Ahead） 先行进位的并行加法器 加快进位的产生和传递。 令 Gi=AiBi Pi=Ai ?Bi 则 Ci = AiBi + (Ai ?Bi) Ci-1 = Gi + Pi Ci-1 若 Gi=1, 则 Ci=1, 故称Gi为进位生成函数； Pi=1, 则Ci = Ci-1, 故称Pi为进位传递函数。 先行进位加法器的基本思想： 不用全加器，重新设计并行加法电路，使高位运算不等待低位进位，而是从低位的运算数直接运算得到。 Ci = Gi + Pi Ci-1 C1 = G1 + P1 C0 C2 = G2 + P2 C1 = G2 + P2 (G1 + P1 C0) = G2 + P2 G1 +P2 P1 C0 C3 = G3 + P3 C2 = G3 + P3 (G2 + P2 G1 +P2 P1 C0 ) = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0 C4 = G4 + P4C3 =G4+P4 (G3+P3G2+P3P2G1+P3P2P1C0) = G4 + P4 G3+ P4 P3 G2 +P4 P3 P2 G1 + P4 P3 P2 P1 C0 四位进位输出仅由本位进位产生函数、进位传递函数、最低进位C0决定，当A，B各位同时到来，经过三级门的时延，各位进位同时产生。 产生进位方式称为“并行进位”或“超前进位”或“先行进位”。 先行进位链 4.1.2补码的加减运算 补码加减法的依据是 [X+Y]补=[X]补+[Y]补 包括符号位在内一起运算 求两个数的和，可以先将这两个数的补码相加，所得到的结果就是这两个数和的补码。 意义：可以利用二进制加法器进行补码加运算。 [－X]补=－[X]补 [X－Y]补=[X]补－[Y]补=[X]补+[－Y]补 求两个数的差，可以转换为加法进行计算。将第一个数的补码加上第二个数相反数的补码，所得到的结果就是这两个数差的补码。 意义：用加法器进行减法运算 4.1.3 补码加减运算的逻辑实现 加法器∑ F＝A+B+C0 M=0 B = src C0＝0 F= dst＋src M=1 B= ~src C0＝1 F=dst + ~src + 1 =dst - src 另一种输入选择逻辑 dst＋src： ADD=1，SUB=0 即src—B (1→C0)＝0 dst－src： SUB=1， ADD=0， 即src的反—B端 (1→C0)＝1 取反加一 特别地，若 ADD=0,SUB=0,(1→C0)=0 则 B=0, C0=0 ? F=A 补码加法例题 例：已知X＝0.1011，Y＝－0.1101，求[X+Y]补 解：[X] 补＝ 0.1011，[ Y ]补 ＝ 1.0011 [X]补 0.1011 +[Y]补 1.0011 [X]补+[Y]补 1.1110 因此，[X+Y]补＝1.1110 补码减法例题 例：已知X＝ －0101，Y＝－1001，求[X－Y]补 解：[X] 补＝11011，[Y]补＝10111，[－Y]补＝01001 [X]补 1 1011 +[－Y]补 0 1001 [X－Y]补 1 0 0100 （mod 24+1） 丢掉 因此， [X－Y]补＝0 0100 再看看下面的例子： 例：已知X＝－0111，Y＝－1101，求[X+Y]补 解：[X] 补＝11001，[Y]补＝10011 [X]补