数字逻辑课程设计 数字钟的设计 包括完整电路图.docVIP

PAGE PAGE 8 数字逻辑课程设计报告 数字钟的设计与制作 TOC \o 1-3 \h \z \u 一、 设计任务和基本要求 1 二、 原理分析与电路设计 1 1、数字钟的构成 1 2、数字钟的工作原理与电路设计 1 1) 振荡器 1 2) 计数器 2 3) 译码显示电路 3 4) 校时电路 3 5) 整点报时电路 6 三、 系统元器件的功能和作用 6 1、74LS90芯片的功能和作用 6 2、74LS47芯片 6 3、半导体共阴极数码管 6 四、 整机电路设计 6 五、 系统调试 6 总结与建议 6 参考文献 7 设计任务和基本要求： 1、秒、分为00～59六十进制计数器。 2、时为00～23二十四进制计数器。 3、周显示从1～7为七进制计数器。 4、可手动校正，且具有整点报时功能。 5、用LED数码管作为显示器件。 总体方案：干电路系统由秒信号发生器、“星期、时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。 原理分析与电路设计： 1、数字钟的构成 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。图1.1所示为数字钟的总体电路框图。 显示管 显示管 显示管 显示管 显示管 显示管 显示管 译码器 译码器 译码器 译码器 译码器 译码器 分 个 位 计 数 秒 十 位 计 数 秒 个 位 计 数 时 个 位 计 数 分 十 位 计 数 时 十 位 计 数 校 时 控制 电 路 校 分 控制 电 路 1Hz脉冲信号 整点报时 图1.1数字钟的总体电路框图 2、数字钟的工作原理与电路设计 振荡器： 用信号发生器产生1 Hz脉冲信号 计数器： 秒计数器和分计数器都采用两块74LS90接成60进制计数器，如图1.2所示。时计数器则采用两块74LS90接成24进制计数器，如图1.3所示。星期计数器采用一块74LS90芯片接成7进制计数器。如图1.4所示。 图1.2 74LS90接成60进制计数器 图1.3 74LS90接成24进制计数器 图1.4 74LS90接成7进制计数器 秒脉冲信号经秒计数器累计，达到60时，向分计数器送出一个分脉冲信号。分脉冲信号再经过分计数器累计，达到60时，向时计数器送出一个时脉冲信号。时脉冲信号再经过时计数器累计，达到24时，向星期计数器送出一个星期脉冲信号，星期脉冲信号在经过星期计数器累计，达到7时进行复位归零。 译码显示电路： 译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。常用的7段译码显示驱动器有7447。如图1.5所示。 校时电路： 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工将脉冲信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。如图1.6所示。 图1.5 译码电路 图1.6 校时电路 整点报时电路： 此电路每当“分”计数器累加到59分到时，小灯变亮，当分计数器归零时，小灯熄灭。灯亮持续时间为一分钟。如图1.7所示。 图1.7 整点报时电路 系统元器件的功能和作用： 1、74LS90芯片的功能和作用：实现二、五、十进制。两个芯片相连实现一百进制，通过一个与门分别实现60和24进制。一个芯片通过两个与门实现7进制。 2、74LS47芯片：七段译码器，将编码时的8421BCD码的“翻译”过来 3、半导体共阴极数码管：显示星期、时、分、秒。 整机电路设计： 见下页。 系统调试： 另见EWB文件。 总结与建议： 自己从整个数字钟的设计过程中学到了不少东西，更深一步掌握了时序逻辑电路。熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。 在连接六进制、十进制、六十进制的进位及二十四进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。 此次的数字钟设计重在于仿真和接线，虽然我能把电路图接出来，并能正常显示，但对于电路本身的原理并不是全部理解。但总的来说，通过这次的设计实验更进一步地加强了理论知识与实践统一的能力，并加强了自己的动手操作能力，为以后的电路设计打好基础。 参考文献： 【1】《电工电子技术》 【2】《电子技术基础教程》 【3】《电子技术基本技能综合训练》 【4】《数