數位邏輯讲义.ppt

解碼器(decoder) 解碼器的功能是將n 個輸入對應出2n 個輸出 以2個輸入對應出22＝4 個輸出的解碼器來做為範例說明如下 * 解碼器(cont.) 輸出與輸入對應的邏輯電路圖 * 編碼器(encoder) 編碼器的功能是2n個輸入會產生n個輸出 以4個輸入對應出2個輸出的編碼器來做為範例說明如下 * 編碼器(cont.) 輸出與輸入對應的邏輯電路圖 * 多工器(multiplexer) 多工器的功能是由多個輸入中選擇一個當作輸出。 以2個輸入對應出1個輸出的多工器來做為範例 利用1條選擇線(S)來選擇2個輸入(x及y)中的1個做為輸出，輸出與輸入對應的真值表如下 * 上表中當S=0 時代表選擇 x 做為輸出；當S=1 時代表選擇 y 做為輸出 多工器(cont.) 2×1多工器對應的方塊圖 * 2×1多工器對應的邏輯電路圖 4個輸入對應1個輸出的多工器 利用2條選擇線(S0及S1)來選擇4個輸入(A、B、C及D)中的1個做為輸出，輸出與輸入對應的真值表如下 * 當(S1,S0)=(0,0) 時，選擇 A 做為輸出 當(S1,S0)=(0,1) 時，選擇 B 做為輸出 當(S1,S0)=(1,0) 時，選擇 C 做為輸出 當(S1,S0)=(1,1) 時，選擇 D 做為輸出 4個輸入對應1個輸出的多工器 4×1多工器對應的方塊圖 * 4×1多工器對應的邏輯電路圖 由範例可知，若為 2n×1 的多工器則有 n 條選擇線。如8×1 的多工器有3條選擇線，若為16×1的多工器則有4條選擇線，其他情況可依此類推 循序邏輯 計算機內部執行輸入訊號與記憶體儲存的資料間之邏輯運算是利用組合邏輯電路來完成 但是組合邏輯電路並無法完成某些工作，例如控制ALU之動作 實際上ALU是由循序邏輯(sequential logical)來控制，而ALU的運算工作則是利用組合邏輯來完成 * 循序邏輯電路結構 組合邏輯的特性是給予一組輸入資料，隨即便可得到對應的輸出。但是若輸出值會與記憶單元目前的狀態和輸入有關時便必須採用循序邏輯 循序邏輯的電路結構必須包括記憶單元與回授線路(feedback circuit) * 循序邏輯電路結構 (cont.) 在循序邏輯電路結構中之輸出會與以下二項資料有關 1.輸入。 2.記憶單元內目前的狀態 * 上圖為循序邏輯電路結構範例。圖中包含一個組合電路與記憶單元，此二者構成一個回授線路，將輸出接回輸入便可構成「回授線路」 R-S正反器 (Reset-Set Flip Flop) R-S正反器為最常見的循序邏輯電路 可利用NOR閘或NAND閘來製作 * 利用NOR閘設計的R-S正反器 內部邏輯電路圖 真值表 精簡真值表 * * 利用NAND閘設計的R-S正反器 內部邏輯電路圖 真值表 精簡真值表 鐘控R-S正反器(Clocked R-S Flip-Flop) 利用NOR閘設計的R-S正反器加上兩個AND 閘及clock所構成 邏輯電路圖 真值表 * 鐘控R-S正反器(cont.) 特性方程式 * 鐘控D型正反器(Clocked D Flip-Flop) R-S正反器的變形 邏輯電路圖 * 鐘控D型正反器(cont.) 真值表 特性方程式 * 鐘控J-K 正反器 解決鐘控R-S 正反器的可能會有「不穩定」狀態的問題 邏輯電路圖 * 鐘控J-K 正反器(cont.) 真值表 由上表知當J＝K＝1時，鐘控J-K 正反器的輸出Q(t+1)=，不再是「不穩定」狀態，因此解決了鐘控R-S 正反器的「不穩定」狀態問題 特性方程式 * 鐘控T型正反器(Clocked T Flip-Flop) 為鐘控J-K正反器的變形 邏輯電路圖 * 鐘控T型正反器(cont.) 真值表 特性方程式 * 布林運算式的正規表示法 布林運算式的正規表示法是在執行布林運算式化簡動作時會使用到的基本知識及工具 布林運算式的正規表示法可分為 「最小項的和」(sum of minterms) 「最大項的積」(product of maxterms) * 「最小項」(minterm) 「最小項」：包含所有變數且「最小項」變數間的運算子皆為「AND」，也就是「?」 例如在三個變數情況下(假設變數為X、Y及Z)，「最小項」的可能性有八種，詳列如右表 * 「最小項」(cont.) 由上表可知「最小項」的「替代符號」之下標恰與(X, Y, Z)二進位值轉換後的10進位值相等 以X?Y?Z為例，此時(X, Y, Z)=(1, 1, 1)時，(1, 1, 1)的二進位值為1112，將1112轉換成10進位值結果為710，所以X?Y?Z會以m7做