第二三章集成电路中的元器件.ppt

模拟集成电子学;模拟集成电子学;模拟集成电子学;模拟集成电子学;;;;;;;从65纳米到45纳米 必须找到新的high-K材料 ○ 在45纳米以前,使用的二氧化硅做为制造晶体管栅介质的材料, 通过压缩其厚度以维持栅级的电容进而持续改善晶体管效能。 ○在65纳米制程工艺下，Intel公司已经将晶体管二氧化硅栅介质的厚度压缩至与五层原子的厚度相当。 65纳米已经达到了这种传统材料的极限。 ;寄生电容  寄生电容是在集成电路内部，由于ILD(Inter Layer Dielectrics，层间电介质)的存在，导线之间就不可避免地存在电容，称之为寄生电容（分布电容）。 随着工艺制程的提高，单位面积里的导线越来越多，连线间的间距变小，连线间的耦合电容变得显著，寄生电容产生的串绕和延时增加等一系列问题更加突出。 寄生电容不仅影响芯片的速度，也对工作可靠性构成严重威胁。;;模拟集成电子学;模拟集成电子学;模拟集成电子学; ;不同材料的方块电阻 (针对0.25umCMOS工艺) 材料 方块电阻(Ω/□) n+、 p+扩散层 50~150 n+、 p+扩散层 （有硅化物 ） 3~5 N阱