实验五 集成触发器 (1).docVIP

实验五集成触发器 一、实验目的 掌握D触发器和JK触发器的逻辑功能。 掌握D触发器和JK触发器功能的测试方法。 二、所用器件 双D触发器74LS74、双JK触发器74LS112的管脚排列如图7.5.1所示。 图7.5.174LS74和74LS112的管脚图 三、设计要求 设计测试D触发器特性表的实验步骤。 设计测试JK触发器特性表的实验步骤。 利用JK触发器构成时钟脉冲的二分频和四分频。 设计将D触发器转换为JK触发器的电路（用与非门完成转换）。 四、实验内容及步骤 D触发器逻辑功能测试 将D触发器的VCC端接至+5V电源上，将GND（地端）接到电源的地端，用万用表检查集成片上的5V电压。按表7.5.1测试D触发器的逻辑功能。 观察D触发器的置“0”和置“1”功能（表7.5.1中1、2两项） 用接电源和接地的方法来改变和的状态，D端和CP端任意（此时悬空即可）。用图7.2.2中的电平指示电路来指示Q的高低(或用万用表测量)。把检测结果填入表7.5.1。 D触发器D端的控制功能（表7.5.1中3、4、5、6项） 将和都置为1态，用接电源和接地的方法来改变D端的状态，将CP端接图7.4.4中电路的输出，每单击轻触开关得到一个脉冲。原状态用直接置0端和置1端来改变，但务必注意，在置完原状态后，应将强迫置“0”端和强迫置“1”端均置为“1”态。例如，在做第3项测试时，因为在第2项做完时Q=1，须将端置为“0”，使Q=0，即将初态置为“0”，然后应将置为“1”，否则，D和CP端都将无法起作用。当D、按表7.5.1中每种状态组合时，来一个手动单脉冲（作CP脉冲）后，即得到新状态，把检测结果填入表7.5.1。 表7.5.1D触发器的逻辑功能测试表 序号 D 1 0 1 × × 2 1 0 × × 3 1 1 0 0 4 1 1 0 1 5 1 1 1 0 6 1 1 1 1 JK触发器逻辑功能测试 按表7.5.2测试JK触发器的逻辑功能，方法同上。 表7.5.2JK触发器功能测试表 J K 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 由JK触发器构成触发器 根据JK触发器的特性方程Qn+1=J，将它转换为触发器的最简单方法就是令J=K=1，测试电路可参考图7.5.2，连续脉冲取自信号发生器的输出（须TTL信号）。用示波器同时观察CP和Q的波形，注意Q在CP的哪个沿翻转，测量它们的频率关系。在此基础上，用两个JK触发器构成对时钟脉冲的四分频电路并加以测试。图7.5.2JK触发器转换为触发器 测试由D触发器转换为JK触发器的电路 电路如图7.5.3所示，重新按表7.5.2测试其功能。 图7.5.3由D触发器构成的JK触发器