实验七 逻辑电路模拟.docVIP

实验七逻辑电路模拟 一、实验目的 1、掌握各种数字激励信号波形的描述及设置方法。 2、能够对数字电路正确进行逻辑模拟，掌握波形的总线表示方式。 二、实验内容 1、下图为一4位的激励信号，为一个完整的周期，PIN3为低位，PIN0为高位。按下图对该激励信号进行设置。 2、下图是一半加器电路，对该电路进行逻辑模拟，激励信号源采用STIM4，取其中的2位信号，自行设置，观察输出节点“SUM”、“CARRY”的波形。 3、采用不同进制的总线信号形式显示U4A的输入端“1”、“2”、输出端“SUM”以及进位端“CARRY”波形。 三、实验报告要求 1、描述上述4位激励信号。 2、在上述半加器电路中，给出自行设置的激励信号波形的描述，列表写出节点U4A的输入端“1”、“2”、输出端“SUM”以及进位端“CARRY”的逻辑值。 四、实验过程 1、下图为一4位的激励信号，为一个完整的周期，PIN3为低位，PIN0为高位。 （1）、首先从库中调出激励信号源，由于是四位，故用STIM4。双击它对其进行参数设置有： WIDTH：1111 FORMAT：10ns COMMANSD1：0s0000 COMMANSD2：LABEL=STARTLOOP COMMANSD3：1cINCRBY0001 COMMANSD4：2cGOTOSTARTLOOPUNTILGE1111 (2)、进行瞬态分析参数设置。 (3)、运行后点击AddTrace，依次添加N0N1N2N3即可输出实验要求的图形。 2、下图是一半加器电路，对该电路进行逻辑模拟，激励信号源采用STIM4，取其中的2位信号，自行设置，观察输出节点“SUM”、“CARRY”的波形。 （1）、由于电路的延迟特性，时间步长为纳秒级别的输入信号容易造成输出严重失真，所以在上一步的基础上对激励信号源的设置TIMESTEP改为10us，同时瞬态分析中的设置参数也随之变化。运行程序，可得到图形 （2）、通过观察波形可得，SUM端的输出波形即为N2、N3端输出的逻辑值加在该位的和，CARRY即为相加之后的进位，但进位不会输入到高位满足半加器的特性 3、采用不同进制的总线信号形式显示U4A的输入端“1”、“2”、输出端“SUM”以及进位端“CARRY”波形。 （1）、点击AddTrace，依次添加如下图所示4条输出波形，依次代表二进制、八进制、十进制、十六进制的输出波形。 （2）、点击运行即可得到下图的总线信号形式的输出波形。 (3)、列表写出节点U4A的输出端1、2、输出端SUM以及进位端CARRY的逻辑值。 时间范围 U4A：1 U4A：2 SUM CARRY （0-10us） 1 1 0 0 （10-20us） 0 1 1 0 （20-30us） 1 0 1 0 （30-40us） 1 1 0 1 （40-50us） 1 1 0 0 （50-60us） 0 1 1 0 （60-70us） 1 0 1 0 （70-80us） 1 1 0 1 （80-90us） 1 1 0 0 （90-100us） 0 1 1 0 （100-110us） 1 0 1 0 （110-120us） 1 1 0 1 （120-130us） 1 1 0 0 （130-140us） 0 1 1 0 （140-150us） 1 0 1 0 （150-160us） 1 1 0 1