4.3 常用组合逻辑电路(3)-选择器、比较器 4.4 组合逻辑电路的竞争与冒险.pptVIP

4.3.5 数值比较器 4.4.2 冒险的类型及判断 作业 4.15 4.18 A d g F e tpd 1 2 ? g ? ? ? ? A B C F d e G1 G2 G3 G4 (a) 1 F=AB+AC 当B=C=1时 F=A+A=1 * =E . m1 =E . m2 =E . m3 =E . m4 =E . m5 =E . m6 =E . m7 =E . m0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 E 3-8译码器 译码器的每一个输出端代表了相应输入变量的最小项。 4.3.3 译码器 1. 输出是A2A1A0三个变量的全部最小项的非 2. 0 0 1 2 A A A S1 S2 S3. Y = 1 0 1 2 A A A S1 S2 S3. Y = 2 0 1 2 A A A S1 S2 S3. Y = 3 0 1 2 A A A S1 S2 S3. Y = 4 0 1 2 A A A S1 S2 S3. Y = 5 0 1 2 A A A S1 S2 S3. Y = 6 0 1 2 A A A S1 S2 S3. Y = 7 0 1 2 A A A S1 S2 S3. Y = m0 m1 m2 m3 m4 m5 m6 m7 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138译码器 S1 S2 S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 X8 X4 X2 X1 74LS42 3. 二 - 十进制译码器 七段显示译码器 X8 X4 X2 X1 a b c d e f g 4. 显示译码器 5. 用译码器实现逻辑函数： F=m1+ m2 + m4 + m7 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 3线／8线译码器 E F ≥1 1 F=m1+ m2 + m4 + m7 A B C 1 F Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 S1 S2 S3 A2 A1 A0 74LS138 (3). 将译码器输出与逻辑函数F所具有的最小项相对应的所有输出端连接到一个或门（或者与非门）的输入端，则或门（或者与非门）的输出就是被实现的逻辑函数。 (1). 首先将被实现的函数变成以最小项表示的与或表达式。并将被实现函数的变量接到译码器的代码输入端; (2). 当译码器的输出为高电平有效时，选用或门；当输出为低电平有效时，选用与非门; 4.3.4数据选择器(MUX) D0 D1 D2 D3 S1 S0 ≥1 Y 1 1 数据选择器电路图 S0 S1 S1 S0 D0 S1 S0 D1 S1 S0 D2 S1 S0 D3 + + + Y= 0 0 0 1 1 0 1 1 S1 S0 Y D0 D1 D2 D3 4个数据 选通变量 四选一数据选择器 S1 Y ? ? ? ? ? D0 D1 D2 D3 S0 数据选择器示意图 数据选择器逻辑符号 EN D0 D1 D2 D3 S0 S1 Y MUX 设选通变量个数为2个(S1 ,S0) 那么, 可对多少个数据进行选择 4 S1 S0 0 0 0 1 1 0 1 1 Y D0 D1 D2 D3 设选通变量个数为3个(S2,S1 ,S0) 那么, 可对多少个数据进行选择 8 设选通变量个数为n个(S1 ,S0) 那么, 可对多少个数据进行选择 2n n m m= 2n EN MUX … … … D0 D1 … Dm-1 S0 Sn-1 Y 2n选一MUX的逻辑符号 数据选择器的功能: (1).对多路数据进行选择 (2).实现逻辑函数 2. 数据选择器实现逻辑函数的理论根据及方法 四选一数据选择器逻辑函数表达式: Y= S0 D1 S1 S1 S0 D2 S1 S0 D3 + + + S1 S0 D0 = m0 D0 + m1 D1 + m2 D2 + m3 D3 如果选通变量为n,则 Y= 为选通变量Sn-1,…S0组成的最小项 Y= B D1 A A B D2 A B D3 + + + A B D0 Y= S0 D1 S1 S1 S0 D2 S1 S0 D3 + + + S1 S0 D