3章硬件描述语言VHDL的语法结构及编程10.pptVIP

第3章 硬件描述语言VHDL的语法结构及编程;3.1 概述;二、在数字逻辑电路和数字系统的设计，VHDL描述电路行为的算法有很多优点： (1) 设计层次较高、用于较复杂的系统时，能尽早发现存在的问题，缩短设计周期。 (2) 独立实现，修改方便，系统硬件描述能力强。 (3) 可读性好，有利于交流，适合于文档保存。 (4) VHDL语言标准、规范、移植性强。 (5) VHDL类型众多而且支持用户自定义类型，支持自顶而下的设计方法和多种电路的设计。  ;三、与其他的硬件描述语言相比，VHDL的优点： （1）与其他的硬件描述语言相比，VHDL具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述大规模电子系统的重要保证。 （2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。 （3）VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。 （4）对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。 （5）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，而进行独立的设计。 ;四、VHDL程序设计约定 VHDL语言由关键字组成，每条语句由；结束。 VHDL的编译器和综合器对程序文字的大小写是不加区分的.本书一般使用大写. 程序中的注释使用双横线- -.在VHDL程序的任何一行中,双横线- -后的文字都不参加编译和综合. 考虑到MAX+plusll要求源程序文件的名字与实体名必须一致,因此为了使同一个VHDL源程序文件能适应各个EDA开发软件上的使用要求,建议各个源程序文件的命名均与实体名一致. 语句结构描述中方括号[ ]内的内容为可选内容. 为了便于程序的阅读和调试,书写和输入程序时,使用层次缩进格式,同一层次的对齐,低层次的较高层次的缩进两个字符. ;3.2 VHDL程序基本结构 模块化和自顶向下、逐层分解的结构化设计 思想贯穿整个VHDL程序设计。 一个完整的VHDL程序包含： 库(Library)：存放预编译程序包。 程序包 (Package)：各设计模块共享的，如：常量、子程序。 实体(Entity):描述电路外部接口信号. 结构体(Architecture)：对实体功能的具体描述 配置(Configuration)：为实体选定某个特定的结构体 一个VHDL程序至少有一个实体和结构体。;下面通过举例来具体说明VHDL程序的结构 LIBRARY IEEE; -- 库引用说明 USE IEEE.STD_LOGIC_1164.ALL; ------------------------------- ENTITY mux21 IS --实体说明 PORT( a,b : IN STD_LOGIC; --端口说明 s : IN STD_LOGIC; y : OUT STD_LOGIC); END mux21; --------------------------------------- ARCHITECTURE mux_arch OF mux21 IS --结构体描述 BEGIN y= a WHEN s = 0 ELSE b; --并行语句 END mux_arch;;2选1多路选择器的电路元件图如图。 mux21 实体 对应的逻辑电路如图： mux21 结构体;一、 VHDL设计简述 1、实体语句： 对这个设计实体与外部电路进行接口描述，实体说明部分规定了设计单元的输入输出接口信号或引脚。 ---------------------- ENTITY 实体名 IS[GENERIC(类属表);][PORT(端口表);] END ENTITY 实体名; ---------------------- 以语句“ENTITY 实体名 IS”开始, “END 实体名;”结束；;类属(GENERIC)说明语句 类属参量是一种端口界面常数,常放在实体或结构体 前的说明部分 类属说明的一般书写格式如下:GENERC([常数名:数据类型[:=设定值]{;常数名:数据类型[:=设定值]}); 【例】ENTITY mck ISGENERIC(width:INTEGER：=8);