微机原理与接口技术-chapter5.pptVIP

例题1(续2) 画出地址位图，确定片选、字选所需地址线 A19A18A17A16A15A14A13A12A11A10A9A8 A7A6A5A4A3A2A1A0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 例题1(续3) 2114(1) 2114(2) 2114(3) 2114(4) 1 ≥1 ≥1 A12 A11 A10 IO/M A19 A18 A17 A16 A15 A14 A13 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 G1 G2 G3 C B A 例5-1 P209(1) 〖例7-1〗为某8位微机（地址总线为16位）设计一个12KB容量的存储器，要求EPROM区为8KB，从0000H开始，到1FFF，采用2716芯片（2K×8）；RAM区为4KB，从2000H开始，到2FFF。采用2114（1K×4）芯片。 1、计算芯片数目 2716:（8K×8） /（2K×8）＝4 2114:（4K×8）/（1K×4）＝8 2、分组 2716: 8/2=4组,每组1块芯片 2114: 4/1=4组，每组8/4=2块芯片 例5-1 P209(2) 列出存储器地址分配表或相应的存储单元地址分配图 容量分配 芯片型号 地址范围 容量分配 芯片型号 地址范围 2KB 2716 0000H~07FFH 1KB 2114 2000H~23FFH 2KB 2716 0800H~0FFFH 1KB 2114 2400H~27FFH 2KB 2716 1000H~17FFH 1KB 2114 2800H~2BFFH 2KB 2716 1800H~1FFFH 1KB 2114 2C00H~2FFFH 例5-1 P209(3) 画出地址位图，确定片选、字选所需地址线 例5-1 P209(4) 画出片选译码电路 例5-1 P209(5) 画出连线图 存储芯片与CPU的配合 存储芯片与CPU总线的连接，还有两个很重要的问题： CPU的总线负载能力 CPU能否带动总线上包括存储器在内的连接器件？ 存储芯片与CPU总线时序的配合 CPU能否与存储器的存取速度相配合？ （1） 总线驱动 CPU的总线驱动能力有限 单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动 双向传送的数据总线，可以采用三态双向驱动器来加以驱动 （2）时序配合 分析存储器的存取速度是否满足CPU总线时序的要求 如果不能满足： 考虑更换存储芯片 总线周期中插入等待状态TW 时序配合是连接中的难点 4.4.4存储器扩展寻址 当所需的存储容量要求大于CPU的地址线所能提供的最大寻址范围（直接寻址空间），需要对存储器进行扩展寻址 多存储器模块扩充寻址 原理（以16根地址线的8位微机系统为例） 将存储器划分为若干64K地址容量的存储模块 每个存储模块内部的寻址信号仍由16位地址总线控制，而每个存储模块的选择，则由块选控制逻辑提供的块选控制信号决定 访问某个存储单元时，必须经过两次地址译码 存储器扩展寻址－块选控制逻辑 数据锁存器是一个外部设备端口。P211 存储器扩展寻址－原理图 5.高速缓存Cache 工作原理 替换策略 FIFO LRU CPU 主 存 地 址 寄 存 器 主 存 主存-Cache 址变换机构 替 换 控制部件 Cache 地 址 存 储 器 Cache 存储器 数据总线 地址总线 不 命 中 命中 单 字 宽 多字宽 图5-28 Cache存储系统基本结构 6.虚拟存储器 虚拟内存，是指在内存不足的情况下，利用外