ch0教材资料5ic有源元件跟工艺流程1(新).pptVIP

* E-PMOS的结构示意图 (增强型 VD=0V, Vgs=Vsb=0V) 图5.14 E-PMOS的结构示意图 * 5.7.3 E-NMOS工作原理图 VgsVt，Vds=0V 图5.15 不同电压情况下E-NMOS的沟道变化 * E-NMOS工作原理图 VgsVt，VdsVgs-Vt 图5.15 不同电压情况下E-NMOS的沟道变化 * E-NMOS工作原理图 VgsVt，VdsVgs-Vt 图5.15 不同电压情况下E-NMOS的沟道变化 * 5.7.4 NMOS工艺流程 图5.16 NMOS工艺的基本流程 * 表5.3 NMOS的掩膜和典型工艺流程 * 图5.17 NMOS反相器电路图和芯片剖面示意图 * 5.8 CMOS工艺 进入80年代以来，CMOS IC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。 * 5.8.1 1?Poly-, P阱CMOS工艺流程 图 5.18 * 表5.4 一层多晶硅,一层金属, n型衬底CMOS的掩膜和典型工艺流程 * P阱硅栅CMOS工艺流程 在硅片上生长二氧化硅层，然后，在二氧化硅上面涂光刻胶，通过光刻确定P阱区。经曝光和显影之后，将P-杂质注入（或淀积和扩散）N-衬底，如图（a）是注入P阱后硅片的截面图。 CMOS工艺主要步骤：（a）确定P阱位置 * （b）确定有源区面积 去掉光刻胶和氧化层，再重新生长一层薄氧化层，然后在整个硅片上淀积一层氮化硅，涂上光刻胶，进行曝光、显影和腐蚀来去掉图形内的氮化硅，如图（b）。 * 未被氮化硅覆盖的区域叫场区，为了确保在各种互连线下面不会形成寄生的晶体管，需要对场区注离子。 （c）生长厚和薄的氧化层 * （d）制作多晶硅栅和互连线 然后，在整个硅片上，除了有氮化硅的区域外（氮化硅阻止了氧化层的生长），生长一层厚的二氧化硅，如图（c）。在厚氧化层（FOX)生成后，去掉氮化硅和薄氧化层，再生长一层新的薄氧化层，下一步是在整个硅片上淀积多晶硅。然后光刻、曝光、显影后腐蚀多晶硅，只留下做晶体管栅极和互连线的多晶硅。如图（d)所示。 * 到此为止，源和漏还未形成，但它们已被定域在没有被多晶硅和场氧化层覆盖的区域。制作Ｐ+源、漏区的过程是：将片子涂上光刻胶，把全部P沟晶体管的源、漏区和Ｐ-材料（如P阱）和金属接触的区域等要进行P+扩散的区域，经过曝光、显影后露出来，进行注入。光刻胶在注入时起阻挡作用，同时，多晶硅也起这种作用。同样的方法，制作Ｎ+源、漏区，如图（e）。 * 　（f）金属化和钝化层 再在硅片上淀积一新的厚氧化层，采用以前相同的步骤将接触孔的位置定下来，腐蚀接触孔的氧化层直到露出硅表面为止，去掉光刻胶，在硅片上淀积金属铝，光刻出金属连线并腐蚀掉不需要的金属，为了保护硅片不受化学腐蚀和划伤，在表面上覆盖一层钝化层。刻出压焊区（这是IC和其封装之间的压焊区域）。去掉上面的钝化层，如图（f），这是一个完整电路的截面图。 * P阱CMOS工艺中，PMOS和NMOS结构 * 5.8.2 典型1P2M n阱CMOS工艺主要步骤 图5.19 * N阱CMOS的工艺流程 * * * * * * * * CMOS反相器电路图和芯片剖面示意图 图 5.20 * CMOS的主要优点是集成密度高而功耗低，工作频率随着工艺技术的改进已接近TTL电路，但驱动能力尚不如双极型器件，所以近来又出现了在IC内部逻辑部分采用CMOS技术，而I/O缓冲及驱动部分使用双极型技术的一种称为BiCMOS的工艺技术。 5.9 BiCMOS工艺 * BiCMOS工艺的特点就是在CMOS工艺的基础上加入双极性器件的特殊的工序 表5.5 * BiCMOS工艺下NPN晶体管的俯视图和剖面图 图 5.21 * 作业： 1.描述典型的双极型硅晶体管制作的工艺流程和特点。 2.简述一层多晶一层金属P阱CMOS的工艺流程。 * 　MESFET的栅极作用：控制MESFET的性能，当栅极上加上电压，内部的电势就会增强或减弱，从而控制沟道深度和流通的电流。由于控制主要作用于栅极下面的区域，所以，栅长，即栅极金属层从源极到漏极方向上的尺寸，是MESFET的重要参数。 　常规情况下，栅长越短，器件的速度越快。栅长为0.2um的MESFET的截止频率约为50ＧHz。迄今为止，栅长已减小到100nm量级。 * 为了提高MESFET的性能，就需要改进有源层的导电能力。 采用赝晶InGaP/InGaAs/GaAs结构，其中InGaAs由于高载流子浓度而作为沟道层，而InGaP用来增加击穿电压。由此， MESFET 的截止频率可以达到fT ＝90GHz和fma