集成电路的逻辑设计与可编程逻辑器件.PPT

CONSTANT rom_table:memory:=( --常量存储矩阵 (x0000),(x1021),(x2042),(x3063), (x4084),(x50a5),(x60c6),(x70e7), (x8108),(x9129),(xa14a),(xb16b), (xc18c),(xd1ad),(xe1ce),(xf1ef)); BEGIN PROCESS(EN,RD,A) --读进程 BEGIN IF(EN=1 AND RD=1)THEN DOUT=rom_table(conv_integer(A)); ELSE DOUT=(OTHERS=Z); END IF; END PROCESS; END rtl_rom16_16; 6.3 可编程逻辑器件 6.3.1 PLD概述 6.3.2 作为可编程逻辑器件的PROM 6.3.3 可编程逻辑阵列PLA 6.3.4 可编程阵列逻辑PAL 6.3.5 通用阵列逻辑GAL 6.3.1 PLD概述 前面学习的门电路、触发器和MSI电路的功能都是完全确定的，用户只能使用其固有的功能，而不能对其改变，故称为标准逻辑器件。 随着数字系统规模的不断扩大，用标准逻辑器件实现，需要用很多芯片，且芯片之间，芯片和印制板之间的连线和接点也相应增多，这就给系统带来可靠性下降、成本提高、功耗增加和占用空间扩大等缺点。 随着集成电路和计算技术的发展，出现了把能完成特定功能的电路或系统集成到一个芯片内的专用集成电路，简称ASIC（application specific integrated circuit）。使用ASIC不仅可以减少系统的占用空间，而且可以降低功耗，提高电路的可靠性和工作速度。 1. 专用集成电路的分类 ASIC是一种由用户定制的集成电路，按制造过程的不同又可分为全定制和半定制两大类。 全定制集成电路 是由制造厂家，按用户提出的逻辑要求，针对某种应用而专门设计和制造的芯片。这类芯片专业性很强，适合在大批量生产的产品中使用。常见的存储器、中央处理器（CPU）等芯片，都属于全定制集成电路。 半定制集成电路 是制造厂家生产出的半成品，用户根据自己的要求，用编程的方法对半成品进行再加工，制成具有特定功能的专用集成电路。可编程逻辑器件（PLD）就是这类半定制集成电路。 2. PLD的基本结构 由“与”阵列后跟“或”阵列组成，这两个阵列或者其中的一个阵列是可以编程的。 “与”阵列，执行所需的“与”运算，并产生相应的“与”项； “或”阵列，对“与”项进行“或”运算，得到所需“与-或”表达式。 输入缓冲电路使输入信号具有足够的驱动能力，并产生原变量和反应变量两个互补的输入信号 输出电路：使PLD具有多种输出方式——组合输出、时序输出、低电平输出、高电平输出等，往往在“或”阵列的后面还有各种输出电路，各种方式的输出都经三态电路而输出，输出信号还可以反馈到“与”阵列的输入端。 4. RAM容量的扩展：位扩展 当单片RAM不能满足存储容量的要求时，可以将多片RAM连接起来，以扩展存储容量。按照RAM之间的连接方式不同可以分为位扩展、字扩展和字位同时扩展三种方式。 位扩展 当单片RAM的位数（字长）不足时，可以采用位扩展连接方法增加存储单元的位数。 例如，用8192字×1位的RAM芯片，扩展成8192字×16位的存储器。此时只需将16片该类RAM芯片的地址码并联在一起，片选信号也连在一起即可，如图6-42（a）所示。 有效时16片RAM都被选中，这样就可以同时读写16位数据。 4. RAM容量的扩展 4. RAM容量的扩展：字扩展 当单片RAM的存储单元数（字数）不足时，可以用字扩展连接方法增加存储单元数。 例如，用2048字×8位的RAM芯片，扩展成4096字×8位的存储器。 将地址码的低位A0～A10接芯片本身的地址输入端，用地址码的高位A11和取反后的 作两个片选信号 和 ，分别连到2个片选端，同时将2片RAM的数据线I/O1～I/O8并联，如图3-42（b）所示。当A11为0时，访问芯片1，芯片2不工作；当A11为1时，访问芯片2，芯片1不工作，因此存储容量为2片的总容量。 当需要用更多的RAM进行字扩展时，可以用地址线的高位部分经译码器译码后的输出作片选信号。（线选法、译码法） 4. RAM容量的扩展：字位同时扩展 当单片RAM的字数和位数均不足时，可以用字位同时扩展的方法扩展存储器的容量。 例如，用2048字×8位的RAM芯片，扩展