东南大学第三章组合函数设计实验报告.docVIP

东南大学电工电子实验中心 实 验 报 告 课程名称： 数字逻辑设计实践 第 三 次实验 实验名称： 组合函数设计 院 （系）： 专 业： 姓 名： 学 号： 实 验 室: 实验组别： 同组人员： 实验时间： 09年11 月 11日 评定成绩： 审阅教师： 实验目的 掌握常用中规模组合逻辑器件的功能和使用方法； 掌握逻辑函数工程设计方法； 掌握存储器实现复杂逻辑函数的原理和存储器的使用过程。 实验原理 思考题： 使用图3.1.1给出的值固定、传递和取反的符号画出基本向量函数 的实现图。 答： 试用两片74148接成16线-4线优先编码器，用三片74148和门电路构成24线-5线优先编码器。 答：两片74148接成16线-4线优先编码器实现如下： 三片74148和门电路构成24线-5线优先编码器实现如下： 用一片 74LS138 加若干与非门实现如下三输出函数的电路图： 答： 用74LS138实现如下图： 分别用8选1数据选择器74LS151芯片、双4选1数据选择器74LS253芯片、一个4选1数据选择器实现如下逻辑函数：。 答： 1）由表达式画出卡诺图，降一维： A DCB 0 1 000 1 1 001 1 011 010 1 100 1 101 1 111 110 1 1 用8选1数据选择器74151实现如下： 检验结果： 2） CB CBA D 000 001 1 1 011 010 A100 A 101 0111 0 110 0 1 1 1 1 1 1 0 0 1 1 1 1 1 D CB 00 01 10 11 0 1 A 0 1 1 0 用双4选1数据选择器74253实现如下： 3） BA DC 00 01 11 10 00 1 1 1 01 1 11 1 1 10 1 1 0 用四选一数据选择器74153实现如下： 完成两个3位二进制数相乘，需用几片74283？试画出逻辑电路图。 答：实现两个3位二进制数相乘，J=3,K=3,则需要J*k=9个与门和（J-1）=2个K=3位的加法器来产生一个J+K=6位的积。 实现图如下： 用ROM设计1位全减器 答：列出真值表 A2 A1 A0 I/O 二位十六 进制表示 1 0 0 0 0 0 0 00 0 0 1 1 1 03 0 1 0 1 1 03 0 1 1 0 1 01 1 0 0 1 0 02 1 0 1 0 0 00 1 1 0 0 0 00 1 1 1 1 1 03 可知实现该全减器需要由三位输入，两位输出的芯片实现。 如下图所示： 实验内容 必做实验： 用多种方案设计1一位全减器电路。 仿照全加器的设计 一：进行逻辑指定： Ai:被减数 Bi:减数 Ci-1:相邻低位来的借位 Pi:本位差 Ci:向相邻高位的借位 二：列出真值表： 全减器： Ai Bi Ci-1 Pi Ci 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 （附：全加器： 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 【；】） 三：根据真值表，写出标准与或表达式： 方案一：用门电路实现： 电路图如下： 方案二：考虑到译码器又叫最小项发生器，可知上述标准表达式可用译码器实现 用译码器实现(74LS138 3线-8线译码器): 用Multisim画出电路图如下： 用Muitisim2001实现 的向高位借位Ci的验证： 实际搭建电路后用逻辑分析仪测得结果： 方案三：考虑到数据选择器实质是与或逻辑电路，其逻辑表达式为，式中的mi是n个地址输入端构成的最小项，可知上面得逻辑函数可用数据选择器实现。 用数据选择器实现（74LS153 双四选一数据选择器）: 由于输入变量有三个，大于地址端数，画出卡诺图并降维： Pi: Ci-1 AiBi 0 1 00