8421码检测电路的设计.docxVIP

数字电路与逻辑设计实验报告 实验九 8421码检测电路的设计 姓名：_________ 学号：17XXXXXX 班级：电子XXXX 一、实验目的 1. 了解检测电路的工作原理。 2. 进一步掌握同步时序电路的设计方法。 二、实验器件1、实验箱、万用表、示波器。 2、74LS73, 74LS74, 74LS00, 74LS20, 74LS197。 三、实验预习 根据使用器件的不同, 我们可以设计出两种不同思路的电路. 米里时序电路: 根据需求, 按照米里时序电路的设计流程得到触发器驱动方程. 首先画出状态转换图, 并对图做出适当简化. 保留S0, S1, S3, S4 , S7, S8六个状态,并用3个JK触发器的2^3 = 8个状态中的6个表示它们,状态分配表如下图. Q3\Q2Q1 00 01 11 10 0 S0 S4 S3 S1 1 S7 S8 X X 将上面的状态转换和输出写成上述的代数形式有 Q3Q2Q1\X 0 1 000 010/0 010/0 010 011/0 001/0 011 101/0 100/0 001 100/0 100/0 101 000/0 000/0 100 000/0 000/1 根据上表画出Q3,Q2,Q1,X的次态卡诺图, 并进而得到各个端口的驱动方程. Q1: XQ3\Q2Q1 00 01 11 10 00 0 0 1 1 01 0 0 X X 11 0 0 X X 10 0 0 0 1 化简得到Q1n+1 =Q2 n x n + x Q2 n x Q1 n 有J1 = Q2, K1 = ( Q2)’ Q2: XQ3\Q2Q1 00 01 11 10 00 1 0 0 1 01 0 0 X X 11 0 0 X X 10 1 0 0 0 化简得到Q2n+1 =n x n x n + x Q2 n x n 有J2 = n x n, K2 = ( x n)’ Q3: XQ3\Q2Q1 00 01 11 10 00 0 1 1 0 01 0 0 X X 11 0 0 X X 10 0 1 1 0 化简得到Q3n+1 = n Q1 n 有J3 = Q1n, K3 = 1 F: XQ3\Q2Q1 00 01 11 10 00 0 0 0 0 01 0 0 X X 11 1 0 X X 10 0 0 0 0 化简得到F = X Q3 n n 这样, 就能使用三个JK触发器构造一个8421码检测电路, 为保证正确性还可以添加一个74LS74触发器来保证X已经转变. 用于仿真时的动态测试, 我们还需要一种16进制的串行输出计数器, 即按顺序串行输出0000-1000-0100…, 对每个数从最低位开始, 依次输出4个二进制数. 我们可以借助计数器和寄存器实现该器件, 首先使用一个计数器实现4分频, 从已有的f频率,50占空比的时钟信号中获取f/4频率的, 12.5占空比的同相位脉冲信号. 再使用这两个时钟循环地执行 计数-4次移位读数-置数的工作, 画出电路图如下所示. 其输出波形的一个周期如下面的波形图所示: 靠上信号为器件输出, 靠下信号为时钟脉冲, 容易看出经过64个时钟周期, 器件输出了从0000到1111的串行形式. 把该输出作为8421检测电路的输入X, 得到电路图如下. 其波形如下所示: 可见在一整个0~15的序列中,只有6种数字引起了电路的非法脉冲, 分别是1010, 1011, 1100, 1101, 1110, 和1111, 仿真时由于给定时钟信号的固有问题, 无法从S0状态开始检验, 但仍然不影响我们仿真验证的完备性. 摩尔型时序电路 摩尔时序电路无需考虑输入,输出和状态之间的关系, 我们只需要使用寄存器和计数器来收集输入的信号, 并进行逻辑运算即可. 我们使用3个JK触发器串行读取输入的X, 并设置计数器为4进制, 这样每当计数器从0计数到3时, 对三个触发器和X的状态执行一次逻辑运算, 如果满足”非BCD码”的条件,就输出一段脉冲. 非BCD码的判断条件经化简后为: Q4(Q3+Q2) 则输出脉冲信号的逻辑表达式: Q4(Q3+Q2)(QA QB) 计数器清零条件:QC 这样,使用3个JK触发器和一个197计数器, 就实现一个BCD码判断电路. 使用上面的串行16进制输出器进行动态仿真,波形如下: 其中最上面的波形为电路输出, 中间的波形为时钟信号, 下面的波形为串行16进制输出器产生的输入信号. 可见, 只有后6个波形出现非法脉冲, 判断电路正常工作. 四、实验内容 实验目的 本实验要求设计一一个8421BCD码(串行输入)检测电路。此电路是用来检测串行的8421码传输过程中是否发生错误。假定8421BCD码传送过程中是由低位到高位串行输送，例如十进制