梁祝音乐实验报告.docVIP

应用实验二 梁祝音乐演奏实验 应用实验二 梁祝音乐演奏实验 实验目的： 1、了解普通扬声器的工作原理。 2、使用FPGA产生不同的音乐频率。 3、进一步体验FPGA 的灵活性。 硬件要求： 1、375KHz的信号源。（经过实验过程中的摸索，我个人觉得1.5MHz或者3MHz比较合适，梁祝这首曲子听起来也比较优美） 2、FPGA EP1K10TC100-3主芯片。 3、扬声器。 实验原理： 本实验是要完成一小段音乐程序的开发，然后再用扬声器进行试听。下面主要介绍一下完成本实验的几个主要部分的工作原理. 音符的产生：音符的产生是利用计数器对输入的时钟信号进行分频，然后输出不同的频率来控制扬声器发出不同的声音。计数器必须是模可变的计数器，也就是其初始值可变，这样便可以对其进行初始化，使其从不同的初始值开始计数，实现对输出时钟信号的不同分频。 节拍的产生：节拍也是利用计数器来实现的，如果某一个音符需要维持的时间比较长，那么就可以在此计数器从计数值A到计数值B之间都维持该音符，很显然，A和B之间的间隔越大，那么该音符维持的时间也就越长。 乐谱的存储：乐谱是一个固定的组合电路，根据不同的输入值，然后输出一个固定的值，该值就是音符产生计数器的分频的初始值。 适当的选择这些计数器和组合电路，便可完成不同的乐曲和不同的节奏。 实验内容及步骤： 本实验要完成的任务是设计一个驱动扬声器产生梁祝音乐的程序，设计步骤如下： 编写音乐输出的VHDL语言代码。 用Quartus-II对其进行编译仿真，知道程序中没有错误为止。 在仿真确定无错误后，选定FPGA的芯片类型是ACEXIK EP1K10TC100-3，在“Device and Pin Option”的选项内把还没有用的管脚的输入形式改为“三态输入”，配置设备最好是选用“EPCS4”的这种类型。 对应于上面选定的芯片进行管脚配置，在次基础上再次进行编译，主要是将管脚的配置信息整合的程序中去。 根据自己配置好的管脚信息，在实验箱上对扬声器接口、时钟接口和我们已经选定的FPGA进行正确连线。 在软件上进行实验所需硬件进行加载，加载后把已经编译好的音乐输出的VHDL语言代码下载到我们已经选定的FPGA中，下载完成后我们就可以开始观察实验结果了，不断调整输入的时钟频率，直到音乐可以比较流畅、缓和地播放出来为止。 图1 编写音乐输出的VHDL语言代码 图2 编译VHDL语言代码 图3 编译成功 图4 选择芯片并配置管脚 图5 再次编译 图6 加载硬件并下载VHDL语言代码 实验连线： 时钟（clk）：时钟输入信号是接在375KHz的时钟源上。 扬声器（Spk）：FPGA的输出是连接在扬声器的输入端，即Spk端。 实验VHDL语言代码： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; -------------------------------------------------------------------- entity pmusic is port( clk : in std_logic; --Clock Signal spk : buffer std_logic); --speaker driver end pmusic; -------------------------------------------------------------------- architecture behave of pmusic is signal tone : std_logic_vector(10 downto 0); signal tone_count : std_logic_vector(10 downto 0); signal tone_index : integer range 0 to 15; signal clk10_count : std_logic_vector(17 downto 0); signal time : integer range 0 to 150; signal clk10 : std_logic; begin process(clk) --generate 10hz clock signal begin if(clkevent and clk=1) then clk10_count=clk10_co