数字逻辑数字时钟课程设计报告.docVIP

PAGE PAGE 1 计算机学院数字系统课程设计 PAGE 8 计算机学院数字系统课程设计 I 目录 TOC \o 1-3 \h \z \u 第一章 系统概述 3 1.1 设计题目 3 1.2 系统设计目的和内容 3 1.2.1 设计目的 3 1.2.2 设计要求 3 1.2.3 设计内容和步骤 3 1.3 设计数字钟的可行性分析 3 第二章 设计总体方案 4 2.1 总体方案框图 4 2.2 设计原理 4 2.3 元器件的选择及功能分析 5 2.3.1 选择器件 5 2.3.2 555定时器的应用 5 2.3.3 74290的应用 7 2.3.4与门 8 第三章 功能模块 9 3.1 单元电路的设计 9 3.1.1 秒脉冲发生器 9 3.1.2时间技术单元 10 3.2总体设计电路图 12 第四章 EWB24小时计时数字钟仿真结果 13 4.1使用 EWB作为24小时计时数字钟设计平台 13 4.1.1 EWB 概述及其仿真软件的特点 13 4.1.2 EWB介绍 14 4.2 EWB24小时计时数字钟基本功能仿真结果 14 4.3EWB电子钟整体仿真结果 15 结束语 16 参考文献 17 第一章 系统概述 1.1 设计题目 课程设计题目：数字钟 1.2 系统设计目的和内容 1.2.1 设计目的 通过本次课程设计，学生学会通过进行查阅资料、方案设计、单元和系统电路设计、绘图等工作，独立完成本次数字电路系统的设计，提高学生独立分析问题、独立解决问题、独立动手设计的能力；提高学生在数字电路应用方面的实践技能，培养创造性思维及综合运用理论知识解决实际问题的能力。 1.2.2 设计要求 1.用中小规模集成电路设计并制作一台能显示时、分、秒数字钟 2. 由振荡器产生时钟信号。 3. 小时计数器用24进制计数器。 4. 可以手动校正时间，能分别进行时、分的校正。 5. 采用LED显示时、分、秒。 1.2.3 设计内容和步骤 1. 根据选题要求，进行方案比较，画出系统框图，进行初步设计。 2. 设计单元电路，计算参数，选择元器件。 3. 画出系统电路原理图初稿。 4. 利用EWB软件组装调试所设计的系统电路，修改设计中的疏漏。 5. 撰写课程设计说明书。 6. 绘制正式的系统电路原理图。 1.3 设计数字钟的可行性分析 选用EWB软件，以计算机作为载体。通过使用EWB软件，设计实现一个24小时计时的数字钟，并实现它的校时功能，通过电路分析，本次试验可用六块74290芯片分别实现时24进制和分秒60进制，脉冲信号由振荡器产生，方案设计是可行的 第二章 设计总体方案 2.1 总体方案框图 图 2.1 总体方案框图 2.2 设计原理 由555定时器构成的振荡器产生稳定的1Hz的脉冲信号，作为标准秒脉冲。秒计数器计60后向分计数器进位，分计数器计满60后向小时进位，小时计数器设置成24进制计数器，满24后清零，重新开始计时。计数器的输出直接送到LED显示器。计时出现误差时可以用校时电路进行校时，校分，校时电路是由一开关接到一个高电位上，当全按一下开关就传来一个高位脉冲，计数器加一。 2.3 元器件的选择及功能分析 2.3.1 选择器件 本次课程设计所用器件如表2-1： 名称 数目 脉冲信号发生器 1 十进制加法计数器 6 与门 2 单刀双掷开关 3 表2-1 本试验所有器材如 2.3.2 555定时器的应用 国产双极型定时器CB555电路结构图。它是由比较器C1和C2，基本RS触发器和集电极开路的放电三极管TD三部分组成。 VH是比较器C1的输入端，v12是比较器C2的输入端。C1和C2的参考电压VR1和VR2由VCC经三个五千欧电阻分压给出。在控制电压输入端VCO悬空时，VR1=2/3VCC,VR2=1/3VCC。如果VCO外接固定电压，则VR1=VCO,VR2=1/2VCO. RD是置零输入端。只要在RD端加上低电平，输出端v0便立即被置成低电平，不受其他输入端状态的影响。正常工作时必须使RD处于高电平。下图为EWB软件555定时器逻辑符号图： 图 2.2 555定时器逻辑符号 555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以 方便地构成脉冲产生和整形电路。 图2.3 555定时器内部结构图 1. 555集成定时器由五个部分组成。 基本RS触发器：由两个“与非”门组成 比较器：C1、C2是两个电压比较器 分压器：阻值均为5千欧的电阻串联