同步时序逻辑电路相关设计.ppt

第五章 同步时序逻辑电路 * 第五章 同步时序逻辑电路 　　经化简后得到激励函数和输出函数的最简表达式如下： 相应逻辑电路图如下图所示。 问： 　　若选D触发器作为存储元件呢？ * 第五章 同步时序逻辑电路 　　若选用D触发器作为存储元件实现给定二进制状态表的逻辑功能，则根据D触发器的激励表和给定二进制状态表，可直接作出激励函数卡诺图如下图所示。 　　经化简后，得到激励函数的最简表达式为: 11/0 01/0 10 10/1 00/1 11 00/1 00/0 01 01/0 11/0 00 x=1 x=0 次态y2(n+1)y1(n+1)/输出 现态 y2y1 Q(n+1) D 0 1 0 1 * 第五章 同步时序逻辑电路 相应逻辑电路图如下图所示： * 第五章 同步时序逻辑电路 　　例1　用T触发器作为存储元件，设计一个2位二进制减1计数器。电路工作状态受输入信号x的控制。当x=0时，电路状态不变；当x=1时，在时钟脉冲作用下进行减1计数。计数器有一个输出Z，当产生借位时Z为1，其他情况下Z为0。 　　解　该电路的逻辑框图如下： 5.4同步时序逻辑电路设计举例 x Z cp 减1计数器 　　该问题对电路所要求的状态数目及状态转换关系均十分清楚，故可直接作出计数器的二进制状态图和二进制状态表。 * 第五章 同步时序逻辑电路 　　①作出状态图和状态表 　　设状态变量用y2、y1表示，可直接作出计数器的二进制状态图和二进制状态表如下。 01/0 10/0 10 10/0 11/0 11 00/0 01/0 01 11/1 00/0 00 x=1 x=0 次态y2(n+1)y1(n+1)/输出 现态 y2y1 x/Z * 第五章 同步时序逻辑电路 　　②确定激励函数和输出函数并化简 化简结果为 01/0 10/0 10 10/0 11/0 11 00/0 01/0 01 11/1 00/0 00 x=1 x=0 次态y2(n+1)y1(n+1)/输出 现态 y2y1 Q Q(n+1) T 0 0 0 1 1 0 1 1 0 1 1 0 T2 T1 Z * 第五章 同步时序逻辑电路 　　③画出逻辑电路图 　　根据激励函数和输出函数表达式，可画出逻辑电路图如下图所示。 * 第五章 同步时序逻辑电路 　　解　①作出原始状态图和状态表 　　假定采用Moore型电路实现给定功能，并设初始状态为A，可 作出原始状态图和原始状态表如下。 　　例2　用J-K触发器作为存储元件，设计一个“101”序列检测器。该电路从输入x接收随机输入信号，当出现“101”序列时，在输出Z产 生一个1信号。典型输入、输出序列如下： 　　　　输入x：0　0　1　0　1　0　1　1　0　1　0　0 　　　　输出Z：0　0　0　0　1　0　1　0　0　1　0　0（允许重叠） * 第五章 同步时序逻辑电路 　　③求出最大等效类 　　在找出原始状态表中的所有等效对之后，可利用等效状态的传递性，求出各最大等效类。确定各最大等效类时应注意两点： 　　☆各最大等效类之间不应出现相同状态； 　　☆原始状态表中的每一个状态都必须属于某一个最大 等效类，否则，化简后的状态表不能描述原始状态表所描 述的功能。 　　④状态合并，作出最小化状态表 　　将每个最大等效类中的全部状态合并为一个状态，即可 得到和原始状态表等价的最小化状态表。 * 第五章 同步时序逻辑电路 （2）化简举例 例　化简下表所示原始状态表。 解　① 作隐含表 　　给定原始状态表具有7个状态，根据画隐含表的规则，可画出隐含表框架如下。 * 第五章 同步时序逻辑电路 　　② 寻找等效对 　　根据等效状态的判断标准，依次检查每个状态对，可得到顺序比较结果如图 (a)所示。 　　关联比较的结果如图 (b)所示。 图(a) 图(b) 判断方法 第一，输出相同； 第二，次态属于下列情况之一： a.次态相同； b.次态交错或为各自的现态； c.次态循环或为等效对。 * 第五章 同步时序逻辑电路 　　图中，由于状态C和F等效，故可判断出状态A和B等效。检查状态A、E的次态对时，出现如下所示关系： AE BE CF 　　由于已知状态C和F是等效的，而状态BE又与状态AB构成 循环，所以，状态A和E是等效状态对，B和E也