时序逻辑电路基础与应用.PPTVIP

第3章 时序逻辑电路基础与应用 3.1 常见触发器介绍 3.2 时序逻辑电路基础 3.3 常见时序逻辑电路介绍 3.4 计数器应用 时序逻辑电路通过电路内部的反馈记忆以前的输入信号，即时序逻辑电路的输出信号不仅取决于同一时刻电路的输入信号，而且与电路以前的状态有关系，这是时序逻辑电路与组合逻辑电路的最大区别。触发器是具有记忆功能的基本单元电路，是构成时序逻辑电路的基础。 3.1 常见触发器介绍 3.1.1 基本RS触发器（Flip-flop） 1.触发器概述 能够存储二进制信息的基本逻辑单元电路称为触发器 。 触发器具有如下基本特性： （1）具有两个稳定状态，表示二值逻辑（或二进制数）0、1； （2）具有触发翻转特性，在输入信号的作用下，两个稳定状态之 间可以相互转换； （3）现有稳定状态将保持到下一个有效输入信号到来时，才有发 生变化的可能。 触发器由门电路构成，它有一个或多个输入端，有两个互补输出端，分别用Q和 表示。 Q端的状态表示整个触发器的状态：Q=1、 =0时，触发器处于1态，记为Q=1；Q=0、 =1时，触发器处于0态，记为Q=0。同时这两种状态与二进制数1和0相对应。数字电路中二进制数的存储和记忆都是通过触发器实现的。 2.基本RS触发器 基本RS触发器是结构最简单的触发器，也称为RS锁存器或直接复位—置位触发器，可以由与非门或者或非门交叉连接构成。 （1）工作过程简介 ① 。触发器置0。将输入端称为置0端，也叫复位端（Reset）。 ② 。触发器置1。将输入端称为置1端，也叫置位端（Set）。 ③ 由于基本RS触发器两个输入端均为低电平有效，所以此时没有有效的输入信号，触发器保持原状态不变。 ④ 此时触发器的两个输入端均存在有效信号，导致电路输出Q= =1。但由于触发器是互补输出，所以在这种情况下，触发器的状态既不是1状态，也不是0状态。若输入信号 和 同时由0变为1时，由于G1和G2电气性能的差异，电路的输出状态也无法预知。所以，称触发器此时状态不定。这种情况是不允许出现的。 （2）触发器逻辑功能描述。描述触发器的逻辑功能就是要找出触发器的次态、现态及输入信号之间的关系。所谓现态，是指触发器接收输入信号之前的状态，用Qn表示；触发器接收输入信号之后的状态称为触发器的次态，用Qn+1表示。 描述触发器的逻辑功能有以下方法： （a）状态转换真值表。描述触发器的次态Qn+1与现态Qn及输入信号之间关系的真值表，也称为特性表。 基本RS触发器状态转换真值表 （b）特性方程。是描述触发器的次态Qn+1与现态Qn及输入信号之间关系的逻辑表达式，也称为特征方程、次态（状态）方程。 基本RS触发器的特性方程： （c）状态转换图和驱动表。状态转换图描述了触发器的状态发生变化时，对输入信号的要求。 根据触发器现态Qn和次态Qn+1的值确定输入信号取值的关系表，称为触发器的驱动表，也称激励表。 【例3.1】 若触发器初始状态为0，根据基本RS触发器的输入波形，画出该触发器输出 的波形。 解 依据基本RS触发器的状态转换真值表，分析如下 【例3.2】 若触发器初始状态为1，根据基本RS触发器的输入波形，画出该触发器输出的波形。 解 依据基本RS触发器的状态转换真值表，分析如下： 基本RS触发器的主要应用之一是用作消抖电路使用 拨动开关K时，在开关接通瞬间会发生振颤，影响输出信号波形。上图电路中，当开关K拨至 端时， 端稳定的由低电平变为高电平。 端接低电平，触发器置1。即使发生开关的抖动，抖动时 = =1，触发器的状态仍保持1态不会发生变化。同样当开关K再拨至 端时，电路也不会发生抖动。 3.1.2 同步RS触发器 具有时钟脉冲控制的触发器称为同步触发器，也称时钟触发器、钟控触发器。 同步RS触发器是在基本RS触发器的基础上增加了两个由时钟脉冲信号CP控制的与非门G3、G4构成。 1.工作过程简介 CP=0时，G3、G4门被封锁，这两个门的输出均为1。此时，不论输入信号R、S如何变化，触发器的状态保持不变。 CP=1时，G3、G4门解除封锁，触发器的次态Qn+1取决于输入信号R、S及电路的现态Qn。 电路的状态转换真值表如下 电路正常工作时，应