《数字电路逻辑基础》第6章时序逻辑电路.pptx

第6章 时序逻辑电路;6.1 时序电路的描述;;　　其中X=(x1, x2,…, xn)为外部输入信号；Q=(q1, q2,…, qj)为存储电路的状态输出，也是组合逻辑电路的内部输入；Z=(z１, z2,…, zm)为外部输出信号；Y=(y1, y2,…, yk)为存储电路的激励信号，也是组合逻辑电路的内部输出。　　以上四组信号之间的逻辑关系可用以下三个方程组来描述：　　（1）输出方程Z=F(X,Q)，即zm=fm(x1,...,xn,q1,...,qj)。　　（2）状态方程Qn+1=H(X,Q)，即qm=hm(x1,...,xn,q1,...,qj)。　　（3）激励方程Y=G(X,Q)，即ym=gm(x1,...,xn,q1,...,qj)。;　　2. 同步时序和异步时序　　时序电路按状态变化的特点可分为同步时序电路和异步时序电路。在同步时序电路中，电路状态的变化在同一个时钟脉冲的作用下发生，即各触发器状态的转换同时完成。如图6.2所示的同步时序电路，其特点是所有触发器的CP端都连接到同一个时钟脉冲输入端。在异步时序电路中，不使用同一个时钟脉冲，即各触发器状态的转换不是同时进行的。如图6.3所示的异步时序电路，其特点是各触发器CP端的输入信号各不相同。;;;　　3. 米里型和摩尔型　　输出与现态和输入都有关的时序电路称为米里（Mealy）型时序电路，如图6.4(a)，它是经典的时序电路结构。　　输出仅与现态有关的时序电路称为摩尔（Moore）型时序电路，输出的变化仅在状态变化时发生，其输出方程为Z=F(Q)。　　摩尔型又可以分为两种方式：第一种情况的Z是状态之一，如图6.4(b)所示；另一种情况的Z是状态的组合输出，如图6.4(c)所示。;;6.1.2 功能描述　　时序电路可以采用逻辑方程式、状态转移真值表（简称状态表）、状态转移图（简称状态图）、时序波形图和HDL模块等方式来描述。　　1. 状态图　　状态图以图形的方式来描述时序电路的状态转移规律以及输出与输入的关系。;　　图6.5(a)和(b)分别为米里型和摩尔型电路的状态图。;　　2. 状态表　　状态表用列表的方式来描述时序电路输出Z、次态Qn+1和外部输入X、现态Q之间的逻辑关系。对于组合逻辑部分，现态Q和输入X确定当前输出Y和Z，Q和X变化导致Y和Z变化，可以采用一个真值表列出。;　　图6.6(a)为图6.5(a)所示米里型电路的状态表。该状态表采用现态Q为行，输入X为列，表格中内容表示次态Qn+1和输出Z，两者中间采用“/”分隔。　　图6.6(b)为图6.5(b)所示摩尔型电路的状态表，由于输出Z与输入X无关，仅与现状Q有关，故将输出Z单独作为一列，仅描述与现态Q之间的关系。;;　　3. 逻辑方程式　　三个方程：输出方程Z=F(X,Q)、激励方程Y=G(X,Q)、状态方程Qn+1=H(X,Q)。　　下面对图6.5所示的两种类型电路分别进行描述。　　1) 米里型电路　　三个方程全部采用组合X2X1Q2Q1的最小项表达式来描述，即Q2n+1=Sm(2,6,7,8,9,10,11)，Q1n+1=Sm(1,2,4,5,6,7,10,11)，Z=Sm(1,2,4,5,6,7,9,10,11)。;　　2) 摩尔型电路　　状态方程采用X1X0Q1Q0的最小项标准表达式来描述，Q1n+1=D1=Sm(2,6,7,8,9,10,11)，　　Q0n+1=D0=Sm(1,2,4,5,6,7,10,11)。　　4. 时序图　　时序图即为时序电路的工作波形图，它以波形的形式描述时序电路内部状态Q、外部输出Z随输入信号X变化的规律。;　　5. HDL模块　　模块内部含有两个部分，即输出组合逻辑和状态转移逻辑，触发条件为CP的上升沿。　　1) 米里型电路　　2) 摩尔型电路;6.1.3 典型时序逻辑电路　　1. 计数器　　计数器主要功能是累计输入脉冲的个数。它是一个周期性的时序电路，其状态转移如图6.7所示，其中含有一个闭合环。闭合环循环一次所需要的时钟个数M称为模。;;　　2. 脉冲分配器　　脉冲分配器是指电路可以将脉冲信号按顺序分配到各个输出端，各输出端按一定顺序轮流地输出脉冲信号。它通常用来使能顺序处理中的各功能模块工作。　　n个输出的脉冲分配器需要n个状态，其状态图如图6.8(a)所示，该电路有n个输出，每个输出经过n个时钟后轮流产生1个脉冲，如图6.8(b)所示。;;　　3. 序列信号发生器　　序列信号发生器是重复产生一定长度的循环序列的电路，输出序列由n位二进制码重复构成，n为序列长度。图6.9是二进制序列Z0Z1…Zn-1的信号发生器的状态图，其Zi=0或1。每