《数字电路逻辑基础》第7章数据转换与存储.pptx

第7章 数据转换与存储;7.1 数模转换器;　　DAC的一般结构如图7.1所示。数据锁存器在转换时钟CLK的触发下暂时存放输入的数字信号Dn-1···D0；n位寄存器的并行输出分别控制n个模拟开关的工作状态；通过模拟开关，将参考电压UR按权关系加到电阻解码网络；电阻解码网络是一个加权求和电路，通过它把输入数字量D中的各位1按位加权变换成相应的电流，并汇合为与D成正比的模拟电流Io；经过运算放大电路获得与D成正比的模拟电压Uo。;;　　DAC有电压输出和电流输出两???类型，其功能符号如图7.2所示。;　　对于电压输出型的DAC，输出电压Uo的范围通常为0~-(1-2-n)UR，其计算公式为：　　对于电流输出型的DAC，输出电流Io计算公式为：其中IOFS为最大输出电流，通常IOFS=UR/RI。;7.1.2 主要电路形式　　下面介绍权电阻网络DAC和倒T型电阻网络DAC。　　1.权电阻网络DAC　　n位权电阻网络DAC如图7.3所示。它由数据锁存器、模拟电子开关（Si）、权电阻解码网络、运算放大器及基准电压UR组成。;;　　集成运算放大器作为，求和权电阻网络的缓冲，主要用来减少输出模拟信号负载变化的影响，并利用Rf=R/2将电流转换为电压输出，即　　由上式可见，输出模拟电压U的大小与输入二进制数的大小成正比，实现了数字量到模拟量的转换，变化范围是0~(2-n-1)UR。;　　2.倒T型电阻网络DAC　　图7.4为倒T型电阻网络DAC。该电路中，电阻只有R和2R两种，构成T型网络。开关Sn-1~S0是在运算放大器求和点（虚地）和地之间转换。因此，无论开关在任何位置，电阻2R总是和地相接，因而流过2R电阻上的电流不随开关位置的变化而变化，是恒流，开关速度较高。;;　　从图7.4中可以看出，由UR向里看的等效电阻为R，数码无论是0还是1，开关Si都相当于接地。因此，由UR流出的总电流为I=UR/R，而流入2R支路的电流以2的倍数递减，因此流入运算放大器的电流为;　　运算放大器的输出电压为　　　　若Rf=R，将I=UR/R代入上式，则有：　　U的变化范围是0~(2-n-1)UR。;　　倒T型电阻网络的特点是电阻种类少，只有R和2R两种，因此，可以提高制作精度。在动态转换过程中对输出不易产生尖峰脉冲干扰，有效地减小了动态误差，提高了转换速度。该类型DAC是目前转换速度较快且使用较多的一种。;7.1.3 主要技术指标　　1.分辨率　　分辨率指输入数字量从全0变化到最低有效位为1时，对应输出可分辨的电压变化量?U与最大输出电压Um之比，即分辨率为?U/Um=1/(2n-1)。分辨率越高，转换时对输入量的微小变化的反应越灵敏。在电路的稳定性和精度能保证时，分辨率与输入数字量的位数有关，n越大，分辨率越高。;　　2.转换精度　　转换精度是实际输出值与理论计算值之差，这种差值由转换过程中的各种误差引起，主要指静态误差，它包括：　　（1）非线性误差。　　（2）比例系数误差。　　（3）漂移误差。;　　3.建立时间　　从数字信号输入DAC起，到输出电流（或电压）达到稳态值所需的时间成为建立时间。建立时间的大小决定了转换速度。目前8~12位单片集成DAC（不包括运算放大器）的建???时间可以在1μs内。;7.1.4 应用示例　　【例7.1.1】某倒T型电阻网络DAC，将其输入值从最小以1递增至最大，再以1递减至最小，周而复始，产生一周期为51ms的三角波。要求其波形峰峰值（最大值与最小值之差）2V±1%，最小分辨电压不大于10mV，试确定DAC的主要参数。;　　解：确定DAC的三个参数，即位数n、参考电压UR、转换时钟CLK的周期。　　（1）确定位数n　　假定DAC输出最小值为0V，峰峰值为2V±1%，则波形最大值为1.98V≤Um≤2.02V。由题意可知DAC可分辨的电压变化量?U≤10mV。　　DAC分辨率为1/(2n-1)=?U/Um，所以n=log2(Um/?U+1)≥log2(1.98/0.01+1)>7.6。n取最小值8，即DAC位数为8。;　　（2）确定参考电压UR　　由于输出最大值Um=(2-n-1)UR，所以UR=-Um/(1-2-8)，即-2.028V<UR≤-1.987V，UR取-2V。　　实际最小分辨电压为?U=-UR/2n=7.8125mV。　　（3）确定转换时钟CLK的周期　　一个周期内DAC输入值从0递增到最大值255再递减回到0，共需要256+254=510个CLK，即510Tclk=51ms。　　CLK周期为Tclk=51ms/510=100us，即频率为10KHz。