MOS器件建模和仿真.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
亚阈值区模型 当栅电压小于阈值电压时,沟道处于弱反型状态,Ids并不为0,通常当     时,称为亚阈值区,此时漏电流不以漂移电流占主导,而是以扩散电流为主. 特点:反型层中电荷Qi远小于耗尽层电荷Qb. 半导体表面电势沿沟道方向不变. 沟道中扩散电流: 弱反型: 源端:Vcb=Vsb; 漏端:Vcb=Vsb+Vds 代入上式可得到源、漏端反型层电荷,最后可推导出漏电流 亚阈值斜率S:亚阈值电流每变化一个数量级所要求栅压的变化量. ----标志开关特性的好坏,体现界面陷阱对器件性能影响程度. 耗尽型器件的漏电流模型 Qm=-Qim+Qjn+Qsc 沟道内可动电荷Qm: 表面积累 表面耗尽 表面反型 忽略扩散电流,漏电流为: 代入Qm,得 Fs根据以下五种状态分别求解: (1)整个表面反型;(2)源端反型、漏端耗尽 (3)整个表面耗尽;(4)源端积累、漏端耗尽 (5)整个表面积累。 MOSFET中迁移率问题 ? 体迁移率与有效场效应迁移率的差别 体迁移率: 与离化杂质散射和晶格散射相关. 有效场效应迁移率:与界面电荷、表面粗糙度、晶格及          离化杂质原子散射相关. ? 栅压引起迁移率退化机理:   当Vg引起垂直沟道方向的电场高于某一临界电场时,载流子强烈地推向界面附近,表面散射增加,迁移率减小。 受界面状况的影响>器件参数的影响 对于TFT器件还存在体缺陷的影响?! ? 漏压引起迁移率退化机理:   当平行沟道方向的横向电场增加到一定值时导致载流子速度饱和,当电场继续增加,速度不变,迁移率减小。 同时考虑纵向电场和横向电场时,迁移率表示式: MOSFET中热载流子效应模型   当器件尺寸等比例缩小,而电源电压不变时,横向电场和纵向电场增大,这时沟道中热(高能)载流子会引起栅介质与半导体之间界面损伤或产生氧化物缺陷,从而影响器件的可靠性,导致晶体管的驱动电流降低,甚至电路失效。 ? 栅电流模型(沟道热电子注入栅氧化层的幸运电子模型) ? 须满足条件: (1) 沟道中热电子具有足够的动能. (2) 热电子须经历一次弹性碰撞,水平动量变成垂直动量. (3) 热电子在到达界面前不能有任何非弹性碰撞. 氧化层中的电场: 栅电流: :改变方向散射的   平均自由程 :最大沟道电场 :越过Si/SiO2的势垒 :热电子散射的平均自由程 1)对于N沟MOSFET,栅电流一般为热电子注入引起,栅电流的峰值位于Vgs≈Vds处;Vgs一定时,Vgs≤Vds, Ig随Vds增大而增大; VgsVds时,工作线性区,Ig减小. 栅电流相关结论: 2)当tox足够小时,栅电流也可由热空穴注入栅氧化层而形成. (空穴来源热电子碰撞离化形成并被沟道电场加速). 3)对于P沟MOSFET,栅电流峰值发生在低Vgs处,Igs由雪崩热电子(由空穴碰撞离化产生),而不是沟道热空穴形成.当|Vgs|较高时,Ig由热空穴形成. 4)P沟MOSFET的Ig高于N沟MOSFET的Ig(约两个数量级),因Vgs<<Vds,在p沟MOSFET中Eox有利于电子注入。 MOSFET的退化机制 ? 退化现象:MOSFET在连续的工作电压作用后,器    件特性(Vth、Ids、gm、S等)发生变化的现象. ? 原因:沟道(特别是漏端附近),强电场引起的热载流子效应造成栅介质层损伤(栅介质层中形成电荷陷阱)和半导体/栅介质层之间界面损伤(生成界面电荷). ? 热载流子效应机制: (1)沟道热电子:沟道内电子加速获得足够能量注入栅介质层. (2)漏雪崩热载流子: 漏端强电场下的雪崩倍增效应,产生热电子和热空穴. (发生条件: VdsVgsVth) (3)衬底热电子:耗尽层中产生的电子或衬底中性区扩散过来的电子在向Si/SiO2界面漂移过程中从表面耗尽层的高电场中获得能量后超过势垒. (发生条件:Vds=0,Vgs0, Vbs较大) (4)二次产生的热电子:漏端附近的雪崩过程形成衬底空穴电流,该空穴电流又通过离化产生二次电子-空穴对,在薄栅介质和背栅电压较大时注入栅介质层. ? n沟MOSFET退化现象比p沟MOSFET严重. 理由:(1)Si/SiO2界面处空穴的势垒高于电子. (2)空穴引起的电子-空穴对产生率较低. MOSFET退化特性的表征 ? 实验方案:(TFT器件而言)  (1)栅应力:加一定的栅电压(+或-), Vds=0 V. (2)漏应力:加一定的漏电压,栅极悬空. (3)同时加Vgs和Vds,相对大小可变化. (4)脉冲应力. ? 实验样品:不同的栅介质种类和厚度、不同的沟道长度的样品. ? 测试方法:  (1)I-V(Ids-Vds、Ids-Vgs、Ig-Vgs及其迟滞曲线);  (2

文档评论(0)

zxiangd + 关注
实名认证
内容提供者

本人从事教育还有多年,在这和大家互相交流学习

1亿VIP精品文档

相关文档