s9组合逻辑电路.ppt

第9章  组合逻辑电路 本章学习重点 2、组合逻辑电路的设计方法 第11章 组合逻辑电路的分析与设计 9.1 组合逻辑电路的分析与设计 组合逻辑电路表达式 9.3.1 编码器 9.3.2 译码器 译码器——将输入二进制码转换成特定的输出信号。 例1 试用译码器74LS138和门电路实现逻辑函数： 例2: 某组合逻辑电路的真值表如表所示，试用译码器74LS138和门电路设计该逻辑电路。 解：写出各输出的最小项表达式，再转换成与非—与非形式: 9.3.3 数据选择器和数据分配器 一、 数据选择器 例：四选一数据选择器 (2) 实现组合逻辑函数 ①当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。 例1: 试用4选1数据选择器74LS153实现逻辑函数： 练习: 试用4选1数据选择器实现逻辑函数： 解：将A、B接到地址输入端，C加到适当的数据输入端。 写出逻辑函数Y的最小项和的表达式: 二、数据分配器 数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。 1．半加器——只进行本位的加法运算而不考虑低位进位。 如果想用与非门组成半加器，则将上式用代数法变换成与非形式： 由此画出用与非门组成的半加器。 9.4 组合逻辑电路中的竞争冒险 产生原因 产生原因：主要是门电路的延迟时间产生的。 消除竞争冒险的方法 第9章内容总结 分析 分析组合逻辑电路的目的是确定已知电路的逻辑功能，其步骤是： 根据给定电路→写出逻辑函数，并按要求化简→列出真值表→分析电路功能 第9章内容总结 2． 常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数据分配器、加法器等。这几种常用的组合电路都有相应的中规模电路芯片，有广泛的应用。特别是利用译码器和数据选择器外加需要的门电路在一定条件下能实现任意组合电路，这为组合电路的设计提供了另一方便之路。 3． 用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。 （3）一般原理框图： S D A1 A0 地址输入 数据输入 图a：1线－4线分配框图 S D An-1 A0 … … Y0 Y1 Y2n-1 … 图b：一般原理框图 地址输入：n个变量 数据输入 G1 G2A G2B A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74138 1 数据输入 D D 数据输出 地址输入 （4）二进制译码器作数据分配器使用【以74138为例】： 例如：G1=1，G2B=0，CBA=010时： G1 G2A G2B A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74138 1 数据输入 D D 数据输出 地址输入 第4章 （4）二进制译码器作数据分配器使用【以74138为例】： 总结：把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。 1 +) 0 1 0 +) 1 1 0 +) 0 0 1 +) 1 1 0 进位C 半加器真值表 9.3.4半加器和全加器 半加器逻辑电路图： 半加器 A B S C 全加器 A B Ci-1 S C0 本位加数 低位向本位的进位 本位和 本位向高位的进位 2．全加器——能同时进行本位数和相邻低位的进位 信号的加法运算。 全加器真值表 A B Ci-1 S C0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 S = A ? B ? Ci-1 C 0 = AB+Ci-1(A ? B) 全加器逻辑函数式 全加器逻辑图 S = A ? B ? Ci-1 C 0 = AB+Ci-1(A ? B) Ci-1 B A C0 S 返回 在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产