计算机基础chapter04-门和电路.pptVIP

The design of this circuit guarantees that the two outputs X and Y are always complements of each other(i.e., X=0, Y=1 and vice versa) 我们考虑t和t+1时刻。在这种操作模式下 * NOT gate Vin = 1, Vout = 0 Vin = 0, Vout = 1 因此，Vout = Vin 用晶体管搭建门 * NAND gate V1 = V2 = 1, Vout = 0 否则, Vout = 1 因此，Vout = (V1·V2) 用晶体管搭建门 * NOR gate V1 = V2 = 0, Vout = 1 否则, Vout = 0 因此, Vout = (V1+V2) 用晶体管搭建门 * 如何构造OR, AND, XOR gates？ 用晶体管搭建门 * 电路（Circuits） 组合电路（Combinational circuit） 信号输出由信号输入唯一决定。如加法器（adders）、多路复用器（multiplexer）。 时序电路（Sequential circuit） 信号输出由信号输入和电路状态决定。如S-R锁存器（S-R latch）。 * 一个门的输出是另一个门的输入。 X = AB + AC ? 表示两个导线是相连的 组合电路 输出等于输入的逻辑运算。 * X = A(B+C) 组合电路 X= 与之前的电路，比较它们的真值表。 * 电路等价性（Circuit equivalence） 两个电路的真值表相同。 布尔代数提供了一些的数学定律来帮助设计电路。 A(B + C) = AB + AC (分配律) 哪个电路好？ 组合电路 * 问题：AB+AB 的真值表？逻辑图？它是什么？ 组合电路 * 布尔代数的特性 交换 结合 分配 同一 互补 德摩根定律 * 加法器（Adders） 加法器（Adders） 一种特殊的电路，执行二进制数的加法。 半加器（Half adder） 半加器只考虑两个bit的相加，产生一个进位（carry）。 全加器（Full adder） 除了对当前的两个bit相加，还要加上低位bits相加后的进位（carry-in），即A+B+carry-in, 总共三个bit相加。这是加法器的一个基本结构。 * 半加器（Half adders） sum = A ? B carry = AB 半加器（Half adder） 只考虑两个bit的相加，产生一个进位（carry）。 * 全加法器（Full adder） 全加法器（Full adder） 除了对当前的两个bit相加，还要加上低位bits相加后的进位（carry-in），即A+B+carry-in, 总共三个bit相加。这是组成二进制数相加的基本结构。 sum1 carry1 carry2 （自低位的进位） （往高位进位） 布尔表达式是？ * 多路复用器（Multiplexer） 多路复用器（Multiplexer） 用输入的控制信号来控制输出信号的选择。 * 控制信号（输入）S0, S1, S2决定了D0 … D7的哪个信号可以被输出到F 多路复用器（Multiplexer） 数据输出 控制信号 变色灯 多路复用器（Multiplexer） 用输入的控制信号来控制输出信号的选择。 数据信号 电子多路开关 * 集成电路（Integrated Circuits） 集成电路（Integrated circuit，也称 芯片 chip) 一个硅片，上面嵌入了多个gates。 被安装在陶瓷或塑料封装里。露在外面的引脚（pin）可以被焊接在电路板上或插在插槽里。 * 集成电路（Integrated Circuits） * 集成度（Integration）的不断增大： 集成电路（Integrated Circuits） * 摩尔定律 摩尔定律（Moores Law） 是一个基于经验的定律： 芯片密度（chip density），即单位硅片上的 晶体管数，每18个月翻一倍 因此，同等价格下，计算机的计算速度或存储容量 每18个月翻一倍；换句话说，同等性能的CPU或存储器 的成本，每18个月降低一半（硅片是主要成本）。 * 中央处理器（CPU） 中央处理器 (Central Processing Unit, CPU) 一台计算机中最重要的IC，是运算核心和控制核心。 酷睿（Core）双核处理器 每个CPU有大量的引脚（pin），由它们