三级存储体系的功能.pptVIP

主要内容：三级存储体系的功能，所用存储器，存取方式、性能；主存储器的存储原理与技术指标的计算。 重点：对于存储器逻辑设计的方法，务必要清楚如何分配芯片地址及如何拟定片选逻辑。 难点：存储系统设计，高速缓存与虚拟存储器的地址映像，快表的实现。 存储信息的原理（动态RAM、静态RAM） 存储器的逻辑设计 从存储系统的组织的角度，讨论 1）存储系统的层次结构 2）主存与CPU的速度匹配 3）虚拟存储技术 4）效验技术 三、半导体只读存储器芯片 掩模型只读存储器MROM 可编程只读存储器PROM 分类 可重编程只读存储器EPROM 电擦除可编程只读存储器EEPROM 1. 掩模型只读存储器MROM MROM芯片出厂时，已经写入信息，不能改写。 三、半导体只读存储器芯片 2. 可编程只读存储器PROM PROM芯片出厂时，内容为全0，用户可用专用PROM写入器将信息写入，一但写入不能改写（即只能写入一次）,所以又称一次型可编程只读存储器。? 3. 可重编程只读存储器EPROM 可多次改写 紫外线擦除(全部擦除,时间长10分钟) 4. 电擦除可编程只读存储器EEPROM 可多次改写 字擦除方式 数据块擦除 片选信号产生的方式： 1）线选：所谓线选方式就是任取一根存储器内部寻址线以外的其他地址线为选片线。 2）部分译码：取部分存储器内部寻址线以外的其他地址线，通过地址译码器产生选片信号。 3）全译码：取全部存储器内部寻址线以外的其他地址线，通过地址译码器产生选片信号。 ? * * 第九章 存储系统 本章需解决的主要问题： （1）存储器如何存储信息？ （2）在实际应用中如何用存储芯片组成具 有一定容量的存储器？ 第一节 半导体存储器芯片 工艺 双极型 MOS型 TTL型 ECL型 速度很快、 功耗大、 容量小 电路结构 PMOS NMOS CMOS 功耗小、 容量大 工作方式 静态MOS 动态MOS 存储信息原理 静态存储器SRAM 动态存储器DRAM （双极型、静态MOS型）： 依靠双稳态电路内部交叉反馈的机制存储信息。 （动态MOS型）： 依靠电容存储电荷的原理存储信息。 功耗较大,速度快,作Cache。 功耗较小,容量大,速度较快,作主存。 （静态MOS除外） 一、静态RAM芯片（SRAM） 1.静态MOS存储单元 （1）组成 T1、T3：MOS反相器 Vcc 触发器 T3 T1 T4 T2 T2、T4：MOS反相器 T5 T6 T5、T6：控制门管 Z Z：字线，选择存储单元 位线，完成读/写操作 W W W、 W： （2）定义 “0”：T1导通，T2截止； “1”：T1截止，T2导通。 （3）工作 T5、T6 Z：加高电平， 高、低电平，写0/1。 （4）保持 只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，∴称静态。 Vcc T3 T1 T4 T2 T5 T6 Z W W 导通，选中该单元。 写入：在W、W上分别加 读出：根据W、W上有无 电流，读0/1。 Z：加低电平， T5、T6截止，该单元未选中，保持原状态。 2.SRAM存储芯片 例.SRAM芯片2114（1K×4位） （1）外特性 静态单元是非破坏性读出，读出后不需重写。 地址端： （2）内部寻址逻辑 2114（1K×4） 1 9 10 18 A6 A5 A4 A3 A0 A1 A2 CS GND Vcc A7 A8 A9 D0 D1 D2 D3 WE A9～A0（入） 数据端： D3～D0（入/出） 控制端： 片选CS = 0 选中芯片 = 1 未选中芯片 写使能WE = 0 写 = 1 读 电源、地 寻址空间1K，存储矩阵分为4个位平面，每面1K×1位。 X0 每面矩阵排成64行×16列。 行译码 6位行地址 X63 列译码 Y0 Y15 Xi 读/写线路 Yi W W W W 两级译码 一级： 地址译码， 选择字线、位线。 二级： 一根字线和 一组位线交叉， 选择一位单元。 4位列地址 64×16 64×16 64×16 64×16 1K 1K 1K 1K 二、 动态MOS存储单元与存储芯片 0.四管MOS单元 （1）组成 T1、T2：记忆管 C1、C2：柵极电容 T3、T4：控制门管 Z：字线 位线 W、 W： （2）定义 “0”：T1导通，T2截止 “1”：T1截止，T2导通 T1 T2 T3 T4 Z W W C1 C2 （C1有电荷，C2无电荷）； （C1无电荷，C2有电荷）。 （3）工作 Z：加高电平， T3、T4导通，选中该单元。