机械微机原理与接口技术课件第5章 存储器.pptVIP

例5.4 存储器与8088 CPU的连接，该存储器由4片2764 EPROM芯片组成32KB的ROM区，4片6264 SRAM芯片组成32KB的RAM区。设计该存储器子系统，计算各存储器芯片的地址空间。 设计存储器子系统如图5-20所示，CPU的存储器读写控制信号分别与每个存储器芯片的控制信号线连接，以实现对存储器的读写操作。2764和6264都为8K×8位存储器芯片，两者都有8条数据线，可直接同8088CPU的8位数据线相连。对2764和6264而言，片外地址线为A19～A13，片内地址线为A12～A0。 图5-20 存储器与8088CPU的连接 A18 A16 CE OE EPROM (1) CE OE EPROM (2) CE OE EPROM (3) CE OE EPROM (4) D7~D0 A12~A0 ≥1 RD WR IO/M A13 A14 A15 A19 A B C 74LS138 G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 SRAM(1) CS OE WE SRAM(2) CS OE WE SRAM(3) CS OE WE A17 SRAM(4) CS OE WE 根据74LS138功能得知8片存储器芯片的地址范围： EPROM1：F0000H~F1FFFH； EPROM2：F2000H~F3FFFH； EPROM3：F4000H~F5FFFH； EPROM4：F6000H~F7FFFH； SRAM1：F8000H~F9FFFH； SRAM2：FA000H~FBFFFH； SRAM3：FC000H~FDFFFH； SRAM4：FE000H~FFFFFH； 例5.5 存储器与8086 CPU的连接，该存储器由8片2764 EPROM芯片组成32KB的ROM区，8片6264 SRAM芯片组成32KB的RAM区。设计该存储器子系统，计算各存储器芯片的地址空间。 分析：8086CPU是16位微处理器，存储区必须奇偶分体，RAM区中1、3、5和7四个RAM芯片构成“偶存储体”，2、4、6和8四个RAM芯片构成“奇存储体”，前四片的数据线结D7~D0，后四片的数据线结D15~D8。同理ROM区中1、3、5和7四个ROM芯片构成“偶存储体”，2、4、6和8四个ROM芯片构成“奇存储体”。 由74LS138功能得知各SRAM芯片的地址范围为： SRAM1：00000H~03FFFH中的偶地址区； SRAM2：00000H~03FFFH中的奇地址区； SRAM3：04000H~07FFFH中的偶地址区； SRAM4：04000H~07FFFH中的奇地址区； SRAM5：08000H~0BFFFH中的偶地址区； SRAM6：08000H~0BFFFH中的奇地址区； SRAM7：0C000H~0FFFFH中的偶地址区； SRAM8：0C000H~0FFFFH中的奇地址区； 可得EPROM各芯片的地址范围为： EPROM 1：E8000H~EBFFFH中的奇地址区； EPROM 2：E8000H~EBFFFH中的偶地址区； EPROM 3：EC000H~EFFFFH中的奇地址区； EPROM 4：EC000H~EFFFFH中的偶地址区； EPROM 5：F0000H~F3FFFH中的奇地址区； EPROM 6：F0000H~F3FFFH中的偶地址区； EPROM 7：F4000H~F7FFFH中的奇地址区； EPROM 8：F4000H~F7FFFH中的偶地址区； 谢谢大家！ 5.3 只读存储器（ROM） 5.3.1 ROM芯片的内部结构 存储矩阵 地址译码器 地址输入 输出控制电路 数据输出 控制信号输入 5.3.2 集成ROM芯片介绍 1．2764的引脚功能 地址线：共13条； 数据线：共8条，存储容量8KB； 控制线：片选和输出选通； VCC：电源； VPP：编程电源； GND：地线； PGM：为编程脉冲输入线； VPP 1 A12 2 A7 3 A6 4 A5 5 A4 6 A3 7 A2 8 A1 9 A0 10 D0 11 12 13 GND 14 15 D4 16 D5 17 D6 18 D7 19 CE 20 A10 21 OE 22 A11 23 A9 24 A8 25 NC 26 PGM 27 Vcc 28 2764 D1 D2 D3 2．2764的工作方式 （1）读出方式 2764的主要工作方式。片选信号和输出允许信号都为低电平。 （2）维持方式 当片选信号为无效，就使芯片进入维持方式。此时数据线处于高阻状态，芯片功耗降为200 mW。 （3）编程方式 当片选信号有效，输出允许信号无效，VPP端外接25V电压，编程脉冲端编程脉冲，即可实现编程。 （4）检验方式 此方式和