第3部分+CPLD_FPGA结构原理.pptVIP

3. Cyclone及Cyclone II FPGA配置 Cyclone 以及Cyclone II　FPGA使用SRAM单元来存储配置数据。FPGA中的SRAM是易失性的，每次上电之前，配置数据(或压缩的配置数据)必须重新下载到FPGA中。下面的2个条件均可使FPGA产生一次配置请求： 给FPGA重新上电； FPGA的nConfig引脚上产生一个低电平到高电平的上升沿。 Cyclone及Cyclone II FPGA的配置方式包括： （1）FPGA主动串行(AS)配置方式； （2）FPGA被动(Passive)配置方式 ； （3）JTAG配置方式 。注：AS和JTAG是实验室开发板配置方式 用户可以通过设置FPGA上的MSEL0、MESL1两个引脚的状态来选择配置方式。各种配置方式的MSEL0、MESL1设置如下表所列： MSEL1 MSEL0 配置方式 备注 0 0 AS主动（串行配置器件） 20M 1 0 快速AS主动（串行配置器件） 40M，只限Cyclone II 0 1 PS被动（CPLD控制） 0 0或1 JTAG配置 MSEL设置跳线 * （1） JTAG配置 通过JTAG接口，利用Quartus II软件可以直接对FPGA进行单独的硬件重新配置。Quartus II软件在编译时会自动生成用于JTAG配置的.sof文件。 如果同时使用AS方式和JTAG方式来配置FPGA，JTAG配置方式拥有最高的优先级，此时AS方式将停止，而执行JTAG方式配置。 JTAG配置的电路原理图 利用Quartus II软件和USB Blaster、ByteBlaster II等下载电缆可下载配置数据到FPGA。Quartus II软件可以验证JTAG配置是否成功。 JTAG配置通过下载电缆使用SOF、Jam或者JBC文件直接对FPGA进行配置，这种配置方式只能用于调试阶段，因为，掉电后FPGA中的配置数据将丢失。 JTAG下载口 … Pin 1 Download Cable 10-Pin Male Header (JTAG Mode) nSTATUS nCONFIG CONF_DONE DCLK MSEL[n..0] nCE TDI TMS TCK TDO nSTATUS nCONFIG CONF_DONE DCLK MSEL[n..0] nCE TDI TMS TCK TDO … … … … … … … VCC VCC VCC VCC VCC VCC VIO JTAG Configuration of Multiple Devices （多芯片 JTAG配置电路） 主动串行配置方式(AS)是将配置数据事先存储在串行配置器件EPCS中,然后在系统上电时Cyclone及Cyclone II FPGA通过串行接口读取配置数据（如果是压缩数据，还会进行解压缩处理）对内部的SRAM单元进行配置。因为上述配置过程中FPGA控制配置接口，因此通常称为主动配置方式。 （2）主动串行配置 说明： 因为FPGA上的nSTATUS、CONFIG_DONE管脚都是开漏结构，所以都要接上拉电阻。FPGA的片选脚nCE必须接地。 主动串行配置的电路原理图 Multi-Device AS Configurations（多芯片） Multiple-device AS configuration nSTATUS CONF_DONE nCONFIG nCE DATA[0] nCEO DCLK nCSO ASDO MSEL[n..0] GND VCC CONF_DONE nSTATUS nCE nCEO nCONFIG DCLK MSEL[n..0] DATA0 Serial Configuration Device DATA DCLK nCS ASDI VCC VCC Buffers VCC VCC VCC Multiple-device PS configuration when both