PLD_课件第2章_可编程逻辑器件基础.pptVIP

第2章 可编程逻辑器件基础 2.1 PLD器件及其分类 2.2 可编程器件结构简介 2.3 CPLD/FPGA的结构和原理 2.1 PLD器件及其分类 2.1.1 PLD器件 简单PLD其结构特点是由与阵列（乘积项）和或阵列组成， 与或阵列在硅片上非常容易实现。与或表达式是布尔代数的常用表达式形式， 根据布尔代数的知识， 所有的逻辑函数均可以用与或表达式描述。 ? 简单PLD的基本结构框图如图2.1所示， 图中与阵列和或阵列是电路的主体， 主要用来实现组合逻辑函数。 输入由缓冲器组成， 它使输入信号具有足够的驱动能力并产生互补输入信号。 输出电路可以提供不同的输出方式， 如直接输出（组合方式）或通过寄存器输出（时序方式）。 此外， 输出端口上往往带有三态门， 通过三态门控制数据直接输出或反馈到输入端。 根据与或阵列电路中只有部分电路可以编程以及组态的方式不同， PLA、 PAL和GAL三种PLD电路的结构特点如表2.1所示。 另外， 由于EPLD和CPLD是在GAL的基础上发展起来的， 其结构也是与阵列可编程或阵列固定。 2.1.2 PLD的分类 可编程器件存在着不同的分类方法 1、按集成度分类 可分为低密度和高密度可编程器件 2、按结构特点分类 可分为基于与或阵列结构的器件和基于门阵列结构的器件 基于与或阵列的有PROM,EEPROM，PAL,GAL,CPLD,EPLD 基于门阵列结构的器件有FPGA 3、按编程工艺分类 熔丝或反熔丝编程器件，只能一次编程 SRAM型器件，大多数的FPGA器件，可反复编程，实现系统功能的动态重构，每次上电需重新下载 EEPROM型器件，大多数的CPLD器件，可反复编程，不用每次上电重新下载 2.2 可编程逻辑器件结构简介 2.2.1 PLA、PAL、GAL的基本结构 图2.2、 图2.3分别画出了PLA和PAL（GAL）的阵列结构图。 在这些图中，左边部分为与阵列， 右边部分为或阵列， 与门采用“线与”的形式； 在交叉点上的符号， 实点表示固定连接， “*”号表示可编程连接。输入信号通过互补缓冲器输入， 通过交叉点上的连接加到函数的与或表达式的乘积项中。 与阵列产生的多个乘积项， 通过或阵列的交叉点连接，完成函数的或运算。 其中PAL和GAL基本门阵列结构相同， 均为与阵列可编程， 或阵列固定连接， 编程容易实现且费用低。 一般在PAL和GAL产品中， 最多的乘积项数可达8个。 ? PAL和GAL的输出结构并不相同。 PAL的输出结构是固定的， 不能编程。 芯片型号选定后， 输出结构也就选定了， 根据输出和反馈的结构不同， PAL器件主要有： 可编程输入／输出结构， 带反馈的寄存器型结构， 异或结构， 专用组合输出和算术选通反馈结构等。 PAL产品有20多种不同型号可供设计人员选择。 例如， 图2.4所示的可编程输入/输出结构， 其输出电路是一个三态缓冲器， 反馈部分是一个具有互补输出的缓冲器。 与阵列的第一个与门的输出控制三态门的输出， 当与门输出为“0”时， 三态门禁止， 输出呈高阻状态， I/O引脚可作为输入使用； 当与门输出为“1”时， 三态门被选通，I/O引脚作为输出使用或阵列的输出信号经缓冲器反相后， 一路从I/O引脚送出， 另一路经互补缓冲器反馈至与阵列的输入端。图1.6中只画出了一个输出， 如产品PAL16L8则有八个输出。 带反馈的寄存器输出结构如图2.5所示， 产品PAL16R8（R代表Register）就属于寄存器输出结构。 当系统时钟CLK的上升沿到来后， 或门的输出被存入D触发器， 然后通过选通三态缓冲器送到输出端， D触发器的 Q输出经反馈缓冲器送到与阵列的输入端， 这样的PAL具有记忆功能， 能实现时序逻辑功能， PLA没有寄存器结构， 不能实现时序逻辑。 GAL和PAL最大的差别在于GAL的输出结构可由用户定义， 是一种灵活可编程的输出结构。 GAL的两种基本型号GAL16V8（20引脚）GAL20V8（24引脚）可代替数十种PAL器件， 因而称为通用可编程逻辑器件。 GAL的每一个输出端都集成了一个输出逻辑宏单元OLMC（Output Logic Macro Cell）， 图2.6是GAL22V10的OLMC内部逻辑图。 OLMC中除了包含或门阵列和D触发器之外，还多了两个数选器（MUX）， 其中4选1