EDA设计—电子钟设计.docVIP

EDA设计说明书（论文） 第 PAGE 1 页 共 NUMPAGES 16 页 段焱（南京理工大学） 1 引言（或绪论） 1．1 EDA课程设计的目的 训练综合运用学过的数字电子、可编程逻辑器件等基本知识，培养独立设计比较复杂的数字逻辑的能力。 通过课程设计，力争掌握使用EDA（电子设计自动化）工具设计数字逻辑的方法，包括设计输入、编译、软件仿真、下载和硬件仿真等全过程，为以后进行工程实际问题的研究打下设计基础。 1．2 EDA课程设计使用的软硬件平台 设计工作建立在硬件和软件两个平台的基础上。硬件平台是实验室提供的MCU/CPLD开发实验仪。实验仪上的可编程逻辑器件可保证在一片芯片上设计出题目要求的数字电路。软件平台是ALTERA公司的MAX+PLUSII。 1．3 EDA课程设计的基本方法 采用可编程逻辑器件进行设计，在微机上进行原理图或程序的输入、编译和软件仿真，满足设计要求后，再进行下载和硬件实验。如硬件实验结果不满足要求，需要修改设计，直到满足要求为止。 2 EDA设计任务书 设计一个时钟，从0时0分0秒计时到9时59分59秒，时间在5个七段LED数码管上显示，并且这个电子钟还具有校时功能和清零功能。用MAX+PLUSII设计相关电路，并进行相关的仿真，并下载到实验板上演示现象，若现象不满足预期的效果，对电路进行调试，直到满足预期的现象，实现上述功能。 系统设计方案论证 3．1 系统设计的总体思路 实验板上晶振的频率为1MHz，而时钟的秒位计数器需要1Hz的信号触发它计数，因此需要对实验板上晶振提供的1MHz的信号进行1000000分频得到1Hz的信号。秒的个位计数用十进制计数器（74162）计数，由1Hz的信号触发计数；秒的十位计数用六进制计数器（自行设计封装）计数，由秒各位计数器的进位信号触发计数；分的个位由十进制计数器计数，由秒十位计数器的进位信号触发计数；分的十位由六进制计数器计数，由分个位计数器的进位信号触发计数；时位由十进制计数器计数，由分十位计数器的进位信号触发计数。用计数电路、译码选通电路、七段译码电路、与门和或门，可实现在某一时刻只有一个数码显示管显示相关的数字，其他是不亮的，按一定规律循环地显示每一位上的数码，这个循环频率很高，以至于人眼在某一时刻感觉所有位上的数码管都在发光，这就实现了时钟每一位的显示功能。利用与门、或门和非门的基本特性，可实现时分、秒、位上的校时功能。而清零功能的实现需要巧妙的解决好每一个计数器上时钟同步的问题，也是巧妙的用到与门、或门和非门的基本特性实现的。 系统的功能框图 3.2.1 走时显示电路 实验板上晶振发出的信号1MHz 实验板上晶振发出的信号1MHz 105分频 10分频 秒个位计数器 秒十位计数器 分个位计数器 分十位计数器 时个位计数器 进位 时钟进位 进位 进位 进位 五进制计数器 3线8线译码 时钟进位 地址时钟进位 秒个位译码显示 秒十位译码显示 分十位译码显示 分个位译码显示 时个位译码显示 循环选通 图1 走时显示电路 3.2.1 校时清零电路 实验板上晶振发出的信号1MHz 实验板上晶振发出的信号1MHz 105分频 10分频 秒个位计数器 秒十位计数器 分个位计数器 分十位计数器 时个位计数器 进位 时钟进位 进位 进位 进位 秒校时电路 选通 时钟进位 分校时电路 选通 时校时电路 选通 清零电路 同步电路 清零电路 各 位 计 数 器 时钟 时钟 时钟 清零时钟 图2 校时清零电路 4 各功能化模块的设计 4．1 分频电路的设计 74162是模十的计数器，可对信号进行十分频，信号从74162的时钟端输入，从74162的进位端输出的信号就是输入信号的经十分频后的信号，因此N个74162按上述方式级联即实现了对输入信号的10N的分频。由此制成一千分频和一百分频电路。 图3 一千分频和一百分频封装电路 图4 一千分频电路原理图 因此1MHz的信号经过1000000分频（1MHz的信号经过两个一千分频电路）得到1Hz的信号，1MHz的信号经过100000分频（1MHz的信号经过一个一千分频电路和一个一百分频电路）得到1Hz的信号，1MHz的信号经过1000分频（1MHz的信号经过一个一千分频电路）得到1kHz的信号，因此分频电路与那里图如下。 图5 分频电路原理图 分频电路完成电路对高频信号的分频，应作为一个功能化模块进行封装，它实现了将1MHz的信号，转换为1Hz，1kHz和10Hz的信号的功能，封装图如下。 图6 分频电封装图 4．2 秒位计时电路的设计 实验板上的晶振发出1MHz的信号，此信号经1000000分频得到1Hz的信号，这个信号可以触发秒的个位计数，秒的个位可用一个74162计数器来计时。秒个