cmos工艺流程及mos电路版图举例.ppt

CMOS工艺流程与MOS电路版图举例 1. CMOS工艺流程 1) 简化N阱CMOS工艺演示flash 2) 清华工艺录像：N阱硅栅CMOS工艺流程 3) 双阱CMOS集成电路的工艺设计 4) 图解双阱硅栅CMOS制作流程 2. 典型N阱CMOS工艺的剖面图 3. Simplified CMOS Process Flow 4. MOS电路版图举例 1) 简化N阱CMOS工艺演示 氧化层生长 曝光 氧化层的刻蚀 N阱注入 形成N阱 氮化硅的刻蚀 场氧的生长 去除氮化硅 重新生长二氧化硅（栅氧） 生长多晶硅 刻蚀多晶硅 刻蚀多晶硅 P+离子注入 N+离子注入 生长磷硅玻璃PSG 光刻接触孔 刻铝 刻铝 2) 清华工艺录像 N阱硅栅CMOS工艺流程 初始氧化 光刻1，刻N阱 N阱形成 Si3N4淀积 光刻2，刻有源区，场区硼离子注入 场氧1 光刻3 场氧2 栅氧化，开启电压调整 多晶硅淀积 光刻4，刻NMOS管硅栅，磷离子注入形成NMOS管 光刻5，刻PMOS管硅栅，硼离子注入及推进，形成PMOS管 磷硅玻璃淀积 光刻6，刻孔、磷硅玻璃淀积回流（图中有误，没刻出孔) 蒸铝、光刻7，刻铝、光刻8，刻钝化孔（图中展示的是刻铝后的图形） 离子注入的应用 N阱硅栅CMOS工艺流程 形成N阱 初始氧化，形成缓冲层，淀积氮化硅层 光刻1，定义出N阱 反应离子刻蚀氮化硅层 N阱离子注入，先注磷31P+ ，后注砷75As+ 形成P阱 在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化 去掉光刻胶及氮化硅层 P阱离子注入，注硼 推阱 退火驱入，双阱深度约1.8μm 去掉N阱区的氧化层 形成场隔离区 生长一层薄氧化层 淀积一层氮化硅 光刻2场隔离区，非隔离区被光刻胶保护起来 反应离子刻蚀氮化硅 场区硼离子注入以防止场开启 热生长厚的场氧化层 去掉氮化硅层 阈值电压调整注入 光刻3，VTP调整注入 光刻4，VTN调整注入 形成硅化物 淀积氧化层 反应离子刻蚀氧化层，形成侧壁氧化层（spacer, sidewall） 淀积难熔金属Ti或Co等 低温退火，形成C-47相的TiSi2或CoSi 去掉氧化层上的没有发生化学反应的Ti或Co 高温退火，形成低阻稳定的TiSi2或CoSi2 形成接触孔 化学气相淀积BPTEOS硼磷硅玻璃层 退火和致密 光刻8，接触孔版 反应离子刻蚀磷硅玻璃，形成接触孔 形成第一层金属 淀积金属钨(W)，形成钨塞 形成第一层金属 淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻9，第一层金属版，定义出连线图形 反应离子刻蚀金属层，形成互连图形 形成穿通接触孔 化学气相淀积PETEOS, 等离子增强正硅酸四乙酯热分解 Plasma Enhanced TEOS ：tetraethylorthosilicate [Si-(OC2H5)4] -- 通过化学机械抛光进行平坦化 光刻穿通接触孔版 反应离子刻蚀绝缘层，形成穿通接触孔 形成第二层金属 淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻10，第二层金属版，定义出连线图形 反应离子刻蚀，形成第二层金属互连图形 合金 形成钝化层 在低温条件下(小于300℃)淀积氮化硅 光刻11，钝化版 刻蚀氮化硅，形成钝化图形 测试、封装，完成集成电路的制造工艺 CMOS集成电路采用(100)晶向的硅材料 4) 图解双阱硅栅CMOS制作流程 首先进行表面清洗，去除wafer表面的保护层和?杂质，三氧化二铝必须以高速粒子撞击，并?用化学溶液进行清洗。 然后在表面氧化二氧化硅膜以减小后一步氮化硅对晶圆的表面应力。? 涂覆光阻(完整过程包括，甩胶→预烘→曝光→显影→后烘→腐蚀→去除光刻胶)。其中二氧化硅以氧化形成，氮化硅LPCVD沉积形成(以氨、硅烷、乙硅烷反应生成)。 光刻技术去除不想要的部分，此步骤为定出P型阱区域。 (所谓光刻胶就是对光或电子束敏感且耐腐蚀能力强的材料，常用的光阻液有S1813,AZ5214等)。光刻胶的去除可以用臭氧烧除也可用专用剥离液。氮化硅用180℃的磷酸去除或含CF4气体的等离子刻蚀(RIE)。??????????????? ??在P阱区域植入硼(+3)离子，因硅为+4价，所以形成空洞，呈正电荷状态。(离子植入时与法线成7度角，以防止发生沟道效应，即离子不与原子碰撞而直接打入)。每次离子植入后必须进行退火处理，以恢复晶格的完整性。(但高温也影响到已完成工序所形成的格局)。?? LOCOS (local?oxidation?of?silicon)选择性氧化：湿法氧化二氧化硅层，因