电子线路及数字逻辑补充内容(二).ppt

第二章 门电路 本章要求： 了解TTL集成门电路、TTL与非门、TTL集电极开路与非门，了解三态输出与非门、其他类型的TTL门电路。 +VCC +5V R1 4k? A D2 T1 T2 T3 T4 D R2 1.6k? R3 1k? R4 130? Y 输入级 中间级 输出级 D1 B T1 — 多发射极三极管 e1 e2 b c 等效电路： 1. A、B 只要有一个为 0 0.3V 1V T2 、 T4截止 5V T3 、 D 导通 2. 4. 2 TTL与非门和其他逻辑门电路 一、TTL 与非门 0.7V RL 3.6V +VCC +5V 4k? A D2 T1 T2 T3 T4 D 1.6k? 1k? 130? Y 输入级 中间级 输出级 D1 B R1 R2 R3 R4 3.6V 3.6V 0.7V 1V 0.3V 4.3V 2.1V 2. A、B 均为 1 理论： 实际： T2 、 T4 导通 T3 、 D 截止 uO = UCES4 ≤ 0.3V TTL 与非门 RL +VCC +VCC +5V 4k? A D2 T1 T2 T3 T4 D 1.6k? 1k? 130? Y 输入级 中间级 输出级 D1 B R1 R2 R3 R4 TTL 与非门 整理结果： 1 1 1 0 A B Y 0 0 0 1 1 0 1 1 A B 二、TTL 或非门 +VCC +5V R1 A D1 T1 T2 T3 T4 D R2 R3 R4 Y R?1 B D1? T1? T2? 输入级 中间级 输出级 1. A、B只要有一个为 1 T2 、 T4 饱和 T2? 、T3 、 D 截止 uO = 0.3V 2.1V 1V 0.3V 3.6V 0.3V RL +VCC 2. A、B 均为 0 iB1、i ?B1分别流入T1、T?1 的发射极 T2 、 T?2均截止 则 T4 截止 T3 、 D 导通 +VCC +5V R1 A D1 T1 T2 T3 T4 D R2 R3 R4 Y R?1 B D1? T1? T2? 0.3 V 0.3 V iB1 i ?B1 RL 输入级 中间级 输出级 TTL 或非门 5V 1V 1V 3.6V 整理结果： 1 0 0 0 A B Y 0 0 0 1 1 0 1 1 A B ≥1 +VCC +5V R1 A D1 T1 T2 T3 T4 D R2 R3 R4 Y R?1 B D1? T1? T2? 输入级 中间级 输出级 TTL 或非门 2. 4. 3 TTL 集电极开路门和三态门 一、集电极开路门—OC 门(Open Collector Gate) +VCC +5V R1 A D2 T1 T2 T4 R2 R3 Y D1 B 1. 电路组成及符号 +V ?CC RC 外 接 Y A B +V ?CC RC OC 门必须外接负载电阻 和电源才能正常工作。 可以线与连接 V ?CC 根据电路 需要进行选择 2. OC 门的主要特点 线与连接举例： +VCC A T1 T2 T4 Y1 B +VCC C T?1 T?2 T?4 Y2 D +V ?CC RC +V ?CC RC Y1 A B G1 Y2 C D G2 线与 Y Y 外接电阻 RC 的估算： n — OC 与非门的个数 m — 负载与非门的个数 k — 每个与非门输入端的个数 IIH +V ?CC RC 1 2 Y 1 2 n … m … 1 k … IOH IOH ：OC门截止时的反向漏电流。 IIH ：与非门高电平输入电流(流入 接在线上的每个门的输入端) 1 1. RC 最大值的估算 iO iI ≥ UOH min RC ≤ 外接电阻 RC 的估算： +V ?CC RC 1 2 Y 1 2 n … m … 1 k … 2. RC 最小值的估算 0 最不利的情况： 只有一个 OC 门导通，iR 和 iI 都流入该门。 IOL： OC 门带灌电流负载的能力。 iI IIL IOL IIL ：与非门低电平输入电流(每个门只有一个，与输入端的个数无关) ≤ IOL iR ≤ ≤ RC ≥ 二、 输出三态门 –TSL门(Three - State Logic) (1) 使能端低电平有效 1. 电路组成 +VCC +5V R1 A T1 T2 T3 T4 D R2 R3 R4 Y B 1 D3 使能端 (2) 使能端高电平有效 1 EN Y A B EN Y A B EN EN 以使能端低电平有效为例： 2. 三态门的工作原理 P Q P = 1（高电平） 电路处于正常工作状态： D3 截止， （Y = 0 或