第四章译码器.pptVIP

真值表 卡诺图 BCD－七段显示译码器7448的逻辑图 7448的附加控制信号：（1） 灯测试输入 7448的附加控制信号：（2） 灭零输入 整数部分：最高位是0，而且灭掉以后，输出 作为次高位的 输入信号 小数部分：最低位是0，而且灭掉以后，输出 作为次低位的 输入信号 工作原理: P188 【例】 用译码器74HC138设计 用译码器设计组合逻辑电路 一个多输出的组合逻辑电路： 解： 将逻辑式用最小项表达式表示： ----译码器的每一个输出端代表一个最小项. +5V A B C Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 S2 S1 S3 A0 74x138 A1 A2 [例]试用74LS138实现多输出逻辑函数： 例：利用译码器设计一个一位数的原反码电路 1 D A B D D 例：试用74LS138实现实现5-32译码器的功能 例：试用 74LS138和与非门构成一位全加器。 解:全加器的最小项表达式应为 Si = Ci+1 = 试用74LS138实现全加器的功能 全减器的功能（作业） * * 译码 ： 将具有特定含义的二进制代码变换(翻译)成一定的输出信号,以表示二进制代码的原意,这一过程称为译码. 实现译码功能的组合电路称为译码器. 一. 二进制译码器 译码器的输入： 一组二进制代码 译码器的输出： 一组高低电平信号 4.3.2 译码器 译码是编码的逆过程，即将某个二进制代码翻译成电 路的某种状态。 二进制译码器 二—十进制译码器 显示译码器 译码器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 3-8线 1) 二极管与门阵列组成的3线－8线译码器 000 +5V 1 1 1 0 0 0 设 : “1”=H=+3V; “0”=L=0V; VDON =0.7V =+3V A2(或A1或A0)抢先导通 A2 A1 A0同时导通 0.7V 0.7V 0.7V 0.7V 0.7V 0.7V 3.7V A2 A1 A0同时导通 0.7V 将一组3位 二进制代码译成对应的8个输出信号, 即有 3 根输入线(A2, A1, A0 )，8 根输出线（Y0—Y7)。 组成3线-8线译码器. 真值表 输入 输出 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 逻辑表达式： 常用译码器类型: 2线— 4线译码器 型号: 74LS139 3 线— 8线译码器 型号: 74LS138 4 线— 16线译码器 型号: 74LS154 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 0 1 0 1 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1