VHDL程序设计语言.pptVIP

* * * * * * * * * * * * * * * * * * ARCHITECTURE rsff1 OF rs IS COMPONENT nand2 PORT(a,b: IN BIT; c: OUT BIT); END COMPONENT; BEGIN U1:nand2 PORT MAP(a=set, b=qb, c=q) U2:nand2 PORT MAP(a=reset, b=q, c=qb) END rsff1; ? ARCHITECTURE rsff2 OF rs IS BEGIN q=NOT(qb AND set); qb=NOT(q AND reset); END rsff2 VHDL设计时注意点 实体名与文件名要一样 文件存放位置 取名要规范 (实体名、端口信号名) 合理确定设计所需的端口信号 （4）库 （LIBRARY） 库（Library）是用于存放预先编译好的程序包（Package），程序包中定义了数据集合体、逻辑操作和元件等。主要是声明在设计或实体中将用到的常数，数据类型，元件及子程序等。 1、库的种类 IEEE库 STD_LOGIC_1164、NUMERIC_BIT、NUMERIC_STD （Synopsys） STD_LOGIC_SIGNED、 STD_LOGIC_UNSIGNED、 STD_LOGIC_ARITH STD库： STANDARD、TEXTIO 若使用STANDARD包中的数据可以不按标准格式说明，但是若使用TEXTIO包，则需要按照如下格式说明： LIBRARY STD； USE STD.TEXTIO.ALL 2、库的用法 使用格式：LIBRARY 库名； USE 库名. 程序包名. 项目名； 例: LIBRARY IEEE USE ieee.std_logic_1164.all 该例说明要使用IEEE库中的1164包中所有项目 库的作用范围： 库的作用范围从一个实体说明开始到它所属的结构体、 配置为止；当有两个实体时，第二个实体前要另加库和包 的说明。 通常在一个实体中对数据类型、常量等进行的说明只可以在一个实体中使用，为使这些说明可以在其它实体中使用，VHDL提供了程序包结构，包中罗列VHDL中用到的信号定义、常数定义、数据类型、元件语句、函数定义和过程定义，它是一个可编译的设计单元，也是库结构中的一个层次，使用包时可以用USE语句说明。 例如： USE IEEE.STD_LOGIC_1164.ALL (5) 程序包（PACKAGE） 程序包由两部分组成：程序包说明和程序包体 程序包说明为程序包定义接口，声明包中的数据类型、元件、函数。其方式与实体定义模块接口非常相似。 程序体规定程序的实际功能，存放说明中的函数和元件。其方式与结构体语句方法相同。 包结构格式 程序包说明： PACKAGE 包名 IS [说明语句] END 包名 包头中列出所有项的名称 程序包体： PACKAGE BODY 包名 IS [说明语句] END 包名； 包体给出各项的具体细节 程序包说明 USE STD.LOGIC.ALL PACKAGE logic IS TYPE three_level_logic IS (‘0’,’1’,’z’); //数据类型项目 CONSTANT unknown_value : three_level_logic :=’0’;// 常数项目 FUNCTION invert (input: three_level_logic)//函数项目 RETURN three_level_logic; END logic; 程序体说明 PACKAGE BODY logic IS FUNCTION invert (input: three_level_logic)//函数项目描述 BEGIN CASE input IS WHEN ‘0’ = RETURN ‘1’; WHEN ‘1’ = RETURN ‘0’; WHEN ‘Z’ = RETURN ‘Z’; END CASE; END invert; END logic