计算机组成与结构第5章 主存储器.pptVIP

2.动态刷新的实现方法 (1) 四管动态存储单元因保持互补对称结构，读出过程就是刷新过程；单管动态存储单元虽然属于破坏性读出，但已通过外围电路实现读后重写的再生功能 (2) 刷新基本过程 按行刷新，并将每刷新一行所需时间定为一个刷新周期 首先由刷新地址计数器提供刷新行的行地址， 然后发送行选信号与读命令（即CAS为高电平）即可 每刷新一行后刷新地址计数器加1 注意，DRAM的制造工艺决定了必须在2ms内全部刷新一遍。即最大刷新时间间隔为2ms。 3. 刷新周期的安排方式 （1）集中刷新 （2）分散刷新 （3）异步刷新 (1) 集中刷新方式 可见，主存器有两种状态： ①读/写/保持状态，由程序决定 ②刷新状态，在逻辑实现上由一个定时器每2ms请求一次，然后由刷新计数器控制一个计数循环，逐行刷新一遍。 2ms内集中安排所有刷新周期。其中， 刷新周期总数=最大容量芯片的行数 死区 优点：M利用率高，控制简单 不足：刷新期间不能访问M，形成死区，可用在实时性要求不高的场合。 R/W 刷新 R/W 刷新 2ms 50ns (2) 分散刷新方式 优点：时序控制简单 缺点：M利用率低，只能用于低速系统中。 各刷新周期分散安排在存取周期中。 R/W 刷新 R/W 刷新 100ns (3) 异步刷新方式 2ms 例. 各刷新周期分散安排在2ms内。 对主存速度影响最小，被大多数计算机采用 每隔一段时间刷新一行： 128行 ≈15.6 微秒 若CPU正在访问内存，则等待释放控制权后再安排刷新周期,并由DMA控制器控制DRAM的刷新。 R/W 刷新 R/W 刷新 R/W R/W R/W 15.6 微秒 15.6 微秒 15.6 微秒 刷新请求 刷新请求 （DMA请求） （DMA请求） 5.4.3 DRAM动态存储器芯片Intel 2164 1．内部结构：见图5-16 2．芯片引脚 地址端： 2164(64K×1) 1 8 9 16 GND CAS Do A6 A3 A4 A5 A7 A7～A0（入） 数据端： Di（入）， 控制端： 片选 写使能WE： = 0 写， = 1读 空闲/刷新 Di WE RAS A0 A2 A1 Vcc 分时复用，提供16位地址。 Do（出） 行地址选通RAS 列地址选通CAS ：=0时A7～A0为行地址 高8位 ：=0时A7～A0为列地址 低8位 5.5半导体只读存储器与芯片 5.5.1掩膜型只读存储器MROM 只能由生产工厂写入信息。在制造时，制造商根据用户提供的信息，设计相应的光刻膜，以有无元件来表示1或0。 通常只应用于打印机、显示器等设备中的字符发生器 5.5.2 可编程只读存储器PROM 通过专门的PROM写入器，由用户一次性地写入信息 分为结破坏性和熔丝性两种，见图5-21 5.5.3 可重编程的只读存储器EPROM 由专门的写入器在25V电压环境下写入信息，在5V电压环境下读信息。可通过紫外线照射擦除信息 改进后的可电擦除的EPROM称为E2PROM 5.5.4 FLASH只读存储器（快擦写型非易失性存储器，又叫“闪存”），见教材P157 5.6 主存储器的设计与应用 5.6.1 主存储器设计的基本原则 5.6.2 主存储器的逻辑设计 5.6.3 主存储器与CPU的连接（略） 5.6.2 主存储器的逻辑设计 首先要确定主存储器的总容量，即“字数×位数”，字数是指可编程的地址单元数，位数是指每个编址单元的位数。 然后确定所用的存储芯片的类型、型号和单片的容量等。由于单片存储芯片的容量小于总的存储容量，就需要将若干存储器芯片进行组合，即进行位数、字数的扩展。 一般来说，存储器按字节编址，则每个编址单元有8位。 补充：存储器扩展 在实际应用中，经常需要大容量的RAM。在单片RAM芯片容量不能满足要求时，就需要进行扩展，将多片RAM组合起来，构成存储器系统。常用的存储器扩展方法有三种：一种是位扩展，一种是字扩展，还有一种是字位扩展，也就是前两者的综合应用。 8片1K×1位RAM扩展成1K×8位RAM 1.位扩展 从图中可以看出，8个1024X1的芯片具有相同的地址线，也就是它们具有同样的地址，经过扩展后，这8个芯片在被选中后会同时将各自的一位数据线分别连到不同的数据总线位上去，共同完成一次数据输入或输出。 在进行位扩展的时候，所有芯片的地址线连接是完全一样的，这样才能保证在相同的地址选择下能够同时选中多片存储器。 2.字扩展 图中输入/输出线，读/写线和地址线A0～A9是并联起来的，高位地址码A10、A11和A12经74LS138译码器8个输出端分别控制8片1K×8位RAM的片选端，以实现字扩展。 由图中可以看到，8片1K×8的芯片，它们的