第1章计算机系统概述.ppt

* 第1章 计算机系统概述 主要内容 1.1 基本构成 1.2 微处理器的发展演化 1.3 指令的执行 1.4 中断 1.5 存储器的层次结构 1.6 高速缓存 1.7 直接内存存取 1.8 多处理器和多核计算机组织结构 * 1.1 基本构成 * 1.2 微处理器的发展演化 微处理器 一个芯片上容纳一个处理器内核 多核微处理器 一个芯片上容纳多个处理器内核，共享执行单元 双核、四核 每个核还可以配多个硬件线程——逻辑处理器 片上系统 CPU、高速缓存以及系统中的多数硬件都在同一芯片上 满足便携式设备的需求 * 1.3 指令的执行 开始 停止 取下一条指令 执行指令 取指阶段 执行阶段 基本指令周期 * * 1.4 中断 中断是一种机制，即允许其它模块（I/O、存储器）在处理器正常处理过程中打断其工作。 中断分类： 程序中断 时钟中断 I/O中断 硬件失效中断 中断是提高处理器效率的一种手段。 利用中断功能，处理器可以在I/O操作的执行过程中执行其他指令。 I/O操作和用户程序中指令的执行是并发的。 * 无中断 * 有中断 * 1.4.1 中断和指令周期 开始 停止 取下一条指令 执行指令 取指阶段 执行阶段 中断和指令周期 检查中断； 初始化中断 处理程序 允许 中断 不允许中断 中断阶段 * 1.4.2 中断处理 执行中断处理程序 关中断 恢复被中断程序的现场 开中断 返回断点，继续执行 设备发中断信号 保存中断现场 开中断 根据中断向量表设置新运行现场 关中断 CPU向设备发确认中断信号 * 1.4.3 多个中断 顺序中断处理 当正在处理一个中断时，禁止中断（对任何新的中断请求信号不予理睬，处理完这个再处理下个） 缺点：没有考虑相对优先级和时间限制的要求 嵌套中断处理 定义中断优先级，允许高优先级的中断打断低优先级的中断处理程序的运行。 * 顺序中断处理 * 嵌套中断处理 * 1.5 存储器的层次结构 寄存器 高速缓存 内存 磁盘 磁带 * 层次结构的特点 由上至下： 每“位”的价格递减 容量递增 存取时间递增 处理器访问存储器的频率递减 容量较大、价格较便宜的慢速存储器，是容量较小、价格较贵的快速存储器的后备。 存储器层次结构能够成功的关键：低层访问频率递减。 * 例 假定有一个二级存储器（内存+高速缓存），内存存取时间为1us，高速缓存存取时间为0.1us，且高速缓存的命中率为95%，则访问一个字节的平均存取时间为： 0.95×0.1＋0.05×(0.1+1)＝0.15（us） * 访问的局部性原理 在执行程序期间，处理器的指令访存和数据访存呈现“簇”状（一组数据集合），例如： 循环：重复访问一小范围的指令集合； 数组操作：存取一簇数据。 经过很长一段时间，程序访问的“簇”会改变，但在较短时间内，处理器主要访问存储器中固定的“簇”。 如二级存储结构，程序当前访问的“簇”暂时存放在第一级存储器中，而第二级存储器包含所有指令和数据。 * 1.6 高速缓存 1.6.1动机 指令执行期间，处理器需要多次访问内存； 处理器和内存的速度不匹配，处理器速度的提高一直快于内存访问速度的提高——处理器执行指令的速度受限； 利用局部性原理，在处理器和内存之间提供一个容量小而速度快的存储器——高速缓存。 * 1.6.2 高速缓存原理 高速缓存试图使访问速度接近现有最快的存储器，同时保持价格便宜的大存储容量。 * 1.6.3 高速缓存设计 高速缓存大小 块大小 映射函数 置换算法 写策略 高速缓存的级数 * 1.7 直接内存存取 I/O操作三种可能的技术 可编程I/O 中断驱动I/O 直接内存存取（DMA） * 可编程I/O I/O模块执行请求的动作并设置I/O状态寄存器中相应的位； 处理器执行I/O指令后，要定期检查I/O的状态，以确定I/O操作是否已经完成。 问题：处理器在等待I/O操作完成期间需不断询问I/O模块的状态，严重降低了整个系统的性能。 * 中断驱动I/O 处理器给I/O模块发送I/O命令，然后继续做其它有用的工作； 当I/O模块准备好与处理器交换数据时，将打断处理器的执行并请求服务； 处理器执行数据传送，然后恢复以前的执行过程。 问题：处理器仍需要主动干预在存储器和I/O模块之间的数据传送，任何数据传送都必须完全通过处理器。 * 直接内存存取（DMA） 当处理器要读或写一块数据时，给DMA模块产生一条命令，发送以下信息： 是否请求一次读或写； 涉及的I/O设备的地址； 开始读或写的存储器单元； 需要读或写的字数。 处理器继续其它工作。DMA模块直接与存储器交互，传送整个数据块，无须处理器参与； 传送完成，DMA模块发一个中断信号给处理器。 问题：在DMA传送过程中，当处理器需要访问总线时，因