石油大学数电实验.docxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第一次 熟悉数字电子技术实验箱、学会导线测试箱的使用; 测试实验室常用数字逻辑芯片的逻辑功能:74LS00 74LS02 74LS04 74LS08 74LS20 74LS32 (预习时查出每个芯片的功能、内部结构以及管脚分配) 用一片74ls00分别实现下列逻辑函数: (预习时学画出电路原理图) 化简下列函数并用常用门电路实现: 第二次 1.用最少的门电路实现三输入变量的奇偶校验电路。当三个输入端有奇数个1时,输出为高,否则为低(预习时画出电路原理图,注明所用芯片型号) 2.用最少的门电路实现1位全加器(预习时画出电路原理图,注明所用芯片型号) 3.设A、B、C、D是4位二进制数(A为高位),可用来表示16个十进制数。请设计一逻辑电路,使之能区分下列三种情况: (1) (2) (3) (预习时画出电路原理图,注明所用芯片型号) 4.用门电路实现“判断输入者与受血者的血型符合规定的电路”,测试其功能。要求如下: 人类由四种基本血型:A、B、AB、O 型。输血者与受血者的血型必须符合下述原则; O型血可以输给任意血型的人,但O型血的人只能接受O型血; AB型血只能输给AB型血的人,但AB血型的人能够接受所有血型的血; A 型血能给A型与AB型血的人;而A型血的人能够接受A型与O型血; B型血能给B型与AB型血的人,而B型血的人能够接受B型与O型血。 试设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路,如果符合规定电路,输出高电平(提示:电路只需要四个输入端,它们组成一组二进制数码,每组数码代表一对输血与受血的血型对)。 约定“00”代表“O”型 “01”代表“A”型 “10”代表“B”型 “11”代表“AB”型 (预习时画出电路原理图,注明所用芯片型号) 第三次 1.用一个3线8线译码器和最少的门电路设计一个奇偶校验电路,要求当输入的四个变量中有偶数个1时输出为1,否则为0(预习时画出电路原理图,注明所用芯片型号) 2.用4选1数据选择器74ls153实现三输入变量的奇偶校验电路。当三个输入端有奇数个1时,输出为高,否则为低(预习时画出电路原理图,注明所用芯片型号) 3.七段显示译码电路设计:利用集成8421BCD译码器MC4511对输入的4位二级制数译码,并用共阴极数码管显示(预习时查出MC4511、共阴极数码管的内部结构及管脚分配,画出原理图) 第四次 1.测试JK触发器逻辑功能:74LS112是双J-K触发器,利用实验箱上的0-1电平、高低电平指示和单脉冲测试74LS112上一个J-K触发器的逻辑功能。自拟实验表格,记录实验结果(预习时查出74LS112的内部结构及管脚分配) 2.测试D触发器逻辑功能:74LS74是双D触发器,利用实验箱上的0-1电平、高低电平指示和单脉冲测试74LS74上一个D触发器的逻辑功能。自拟实验表格,记录实验结果(预习时查出74LS74的内部结构及管脚分配) 3.用D触发器和74LS138译码器实现彩灯循环电路。要求8只彩灯,7亮一暗,且这一暗灯可以循环移动(预习时画出电路原理图) 第五次 1.用十进制计数器 74LS90实现六进制计数器 2.用74LS161实现10进制计数器,并用两种方法构成6进制计数器,计数循环为0000~0101。 3.将上述两步所做成的6进制计数器和10进制计数器级连成60进制的秒计数器(预习时画出电路原理图) 第六次 实验考试 题目: 利用Verilog描述一高电平有效的3-8译码器,并在quartus软件中进行时序仿真和功能仿真。 利用Verilog描述一4选1的数据选择器,并在quartus软件中进行时序仿真和功能仿真。 要求:自学《数字电子技术基础》附录A中的内容,实验前写出程序源代码。 4选1的数据选择器 程序内容: module text(A,B,C,D,S1,S0,Y); input A,B,C,D,S1,S0; output Y; reg [1:0] SEL; reg Y; always @ (A,B,C,D,SEL) begin SEL = {S1,S0}; if (SEL==0) Y = A; else if (SEL==1) Y = B; else if (SEL==2) Y = C; else Y = D; end endmodule 图1.功能仿真 图2.时序仿真 高电平有效的3-8译码器: 程序内容: module a3_8yimaqdata_in,data_out); input[2:0] data_in; output[7:0] data_out; reg [7:0] data_out; always@(dat

文档评论(0)

35425 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档