第三章逻辑门电路(康华光).pptVIP

2006年9月4日 湖南科技大学 第二章 逻辑门电路 第二章 逻辑门电路 2.2 逻辑代数基础 →化简方法→卡诺图的画法 2.2 逻辑代数基础 →化简方法→卡诺图的画法 2.2 逻辑代数基础 →化简方法→圈图原则 2.2 逻辑代数基础 →化简方法→圈图原则 2.2 逻辑代数基础 →化简方法→圈图原则 2.2 逻辑代数基础 →化简方法→圈图原则 2.2 逻辑代数基础 →化简方法→圈图原则 2.2 逻辑代数基础 →化简方法→圈图实例 2.2 逻辑代数基础 →化简方法→圈图原则 2.2 逻辑代数基础 →化简方法→无关项化简 2.2 逻辑代数基础 →化简方法→无关项化简 2.3 正负逻辑的逻辑符号的变换→ 逻辑符号 2.3 正负逻辑的逻辑符号的变换→ 逻辑符号 2.3 正负逻辑的逻辑符号的变换→ 逻辑变换 2.3 正负逻辑的逻辑符号的变换→逻辑变换 2.3 正负逻辑的逻辑符号的变换→逻辑变换 2.3 逻辑代数基础→基本规则 2.4 硬件描述语言Verilog HDL基础 2.4 硬件描述语言Verilog HDL基础 2.4 硬件描述语言Verilog HDL基础 2.4 硬件描述语言Verilog HDL基础 2.4 硬件描述语言Verilog HDL基础 2.4 硬件描述语言Verilog HDL基础 CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。 0.00087~22 0.0003~7.5 2.9 BiCMOS 13 1? (1MHz) 13 74HCT 15 1.5? (1MHz) 10 74HC 105 1?(1MHz) 75 4000B 延时功耗积 (pJ) 功耗 (mW) 传输延迟时间 tpd/ns(CL=15pF) 参数 系列 3.1.8 CMOS逻辑门电路的技术参数 CMOS门电路各系列的性能比较 (2) 卡诺图的性质 ① n变量，2n个小方格 。每个小方格放入一个最小项。 ②相邻性 ：两个最小项除一变量取值互补外，其它变量均相同。 (3)用卡诺图化简逻辑函数的步骤和方法 方法：将函数中包含的最小项在卡诺图中填1，没有的项填0，最后得函数卡诺图。 1用卡诺图表示逻辑函数 方法：将函数中包含的最小项在卡诺图中填1，没有的项填0，最后得函数卡诺图。 2已知函数真值表画卡诺图 函数值为0或1，直接填入对应方格中 3 圈卡诺图 圈卡诺图的原则 ①小方格可重复包围，但每圈一次定要有新方格圈入。 图1 ②每个包围圈必须是最大圈（才能化最简式）。 图2中F3不是最大圈。F3应包围m1、m3 、 m9、m11四个最小项。 ③ 包围圈应是必要圈而不是多余圈 圈中最小项已被使用过 ④ 所有1值方格均画出包围圈以保证函数值不变 每个包围圈中最小项合并成一项，由相邻性： ①被圈两项合并为一项，消去一个变量。 ②被圈四项合并为一项，消去两个变量。 ③被圈八项合并为一项，消去三个变量。 ④被圈十六项合并为一项，消去四个变量。 4 读卡诺图 各包围圈合并项相加。 总之：2i个相邻最小项合并后，可消去i个变量 。 例1-9：化简 例1-10：化简 化成标准的与-或式 解 用 补最小项 (1)无关项的逻辑函数的定义 4.具有无关项的逻辑函数的化简 1无关项 　　逻辑函数中不会出现的变量取值组合所对应的最小项称无关项（或任意项，约束项）。 例:某电动机设变量 正转 反转 停止 A B C 则ABC取值只能是100、010、001，而不能取值的有000、011、101、110、111这些项恒等于0 2具有无关项的逻辑函数的表示表示法 F = ?m( ) + ?d( ) 最小项 无关项 (2) 具有无关项的逻辑函数的化简 　　无关项根本不会出现.所以无关项对应的逻辑值可0可1，根据需要定。利用无关项，力争圈尽量大。 例如对： 化简 相应方格填1 相应方格填X (1) 正负逻辑的逻辑符号 　　由前面分析可知，数字电路的两种状态－高电平和低电平状态可分别用二进制的0和1表示。形成了两种逻辑体制，正逻辑和负逻辑。 正逻辑 逻辑1表示高电平，逻辑0表示低电平 负逻辑 逻辑0表示高电平