第7章存储器系统.ppt

第7章　存储器系统 内容提要 概述 读写存储器RAM 只读存储器ROM 存储器的组成 高速缓冲存储器 §7.1 概述 存储器的分类 存储器的分类 存储器的分类（1） 存储器的分类（1） 读写存储器RAM 只读存储器ROM 掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的E2PROM ，但只能按块（Block）擦除 2. 存储器技术性能指标 存储容量 　 指存储器可以存储的二进制信息量，即可寻址的存储器单元数× 每单元二进制位数 例如SRAM2114容量为1K ×4，即它有1K个存储单元，每单元存储4位二进制数 存取时间 存储器访问时间，启动一次存储器操作到完成该操作所需要的时间 存储器技术性能指标（1） 存储周期 连续启动两次独立的存储器操作所需间隔的最小时间 可靠性 用故障间隔平均时间（MTBF）来表示 功耗 要求低功耗 3. 存储系统的层次结构 4. 半导体存储器芯片的结构 （1）存储体 每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 存储容量与地址、数据线个数有关： 芯片的存储容量 ＝存储单元数×存储单元的位数＝2M×N M：芯片的地址线根数 N：芯片的数据线根数 （2）地址译码电路 （3）片选和读写控制逻辑 片选端CS*或CE* 有效时，可以对该芯片进行读写操作 输出OE* 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE* 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线 §7.2 读写存储器RAM 按照存储1位二进制信息的电路不同，RAM存储器分为静态RAM（SRAM）和动态RAM（DRAM） 7.2.1 静态RAM(SRAM) SRAM的基本存储单元是触发器电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址 1. 静态RAM 的基本存储电路 6个MOS管组成双稳态电路 T1截止T2导通为”0”， T2截止T1导通为”1” T1T2为工作管，T3T4为负载管 T5T6T7T8为控制管 写入：X线Y线有效，使T5T6T7T8导通，写控制信号有效，使单元数据线与外部数据线连通，靠T1T2的截止与导通记录信息 读出： X线Y线有效，使T5T6T7T8导通，读控制信号有效，使单元数据线与外部数据线连通，从T2端读出信息 2. 静态RAM原理 静态RAM芯片组成 存储体 行列译码器 控制电路 3. SRAM 2114 SRAM 2114的功能 4. SRAM芯片6264 SRAM 6264的功能 5. 存储器访问周期的时序 　　　存储器芯片对输入信号的时序要求是很严格的，而且各种存储器芯片的时序要求也不相同。为确保正常工作，存储器上的控制逻辑提供的地址输入和控制信号必须满足该器件制造厂家所规定的时序参数。存储器的读操作和写操作时序是不同的。 　　　在选择存储器器件时，须考虑的最重要的参数是存取时间。从地址输入稳定到数据输出的最大时延大于从芯片片选有效到数据输出的时延。前一个时延参数被称为存取时间。 存储器读周期的时序 　　　对于读操作而言，输出数据有效后不能立即改变地址输入信号而开始另一次读操作。这是因为在下一次存储器操作之前，器件需要一定的时间来完成内部操作，这段时间被称为读恢复时间。存取时间和读恢复时间之和叫做存储器读周期时间。从一次读操作的开头到下一个存储器周期开始之间的时间不应小于存储器读周期时间。同样也存在写恢复时间。 存储器写周期的时序 　　　写周期中除了要加地址输入信号和芯片片选信号CS外，还要在WE线上加一个低电平有效的写入脉冲，并提供要写入的数据。数据输入的时序要求不太严格，只要在整个写周期中保持稳定即可。 　　　但对于写脉冲却有两个严格的时序要求：地址建立时间和写脉冲宽度。地址建立时间就是地址状态达到稳定的时间，在经过这段时间之后才能加入写脉冲。有些存储器器件的读写恢复时间可以为零。 7.2.2 动态RAM(DRAM) 动态RAM单元线路简单，以MOS管极间寄生电容来存储信息 由于漏电原因，电容器上的电荷一般会在几毫秒内泄漏掉。为此，必须定期给它们补充电荷，这就是动态RAM的刷新 动态RAM集成度高，引脚数据受到小型化封装的限制，往往很少，少量的地址线要