清华数电复习.docxVIP

第一章：布尔代数 URISC：超级精简指令计算机包括控制单元，数据通路和存储器，还有一个时钟信号 数据通路：程序计数器，寄存器，ALU，地址寄存器，数据寄存器。 控制单元：产生控制信号 摩尔定律：集成电路的集成度每三年翻两番，工作效率提高约30%。但集成电路的集成度和工作效率不能无限提高，因为要考虑集成电路的功耗问题。功耗问题制约着集成电路的发展。考虑到功耗问题，增大集成度就要降低频率，提高频率就要降低集成度。 机器码：原码、反码和补码 正数的原码是本身，负数的原码是绝对值+2^(n-1) 正数的反码等于原码，负数的反码是原码的符号位不变，数值位按位取反 正数的补码是本身，负数的补码是取反加一；表示范围比原码和反码多1,0只有一种 注意： 采用补码表示，可以用加法器来实现减法运算： 先对减数进行求补运算（取反加1） 将求补后的减数与被减数相加 相加的结果即为用补码表示的两数相减结果 有符号数用补码表示，那么无符号数和有符号数的加减运算可以用同一电路完成，无符号数无进位，有符号数无溢出 二进制编码： BCD码（有权码）：0~9都用对应的二进制数表示 余三码（无权码）：十进制数加三后表示为二进制数，可以产生正确的进位，但结果需要修正，若有进位，加3；无进位，减3 格雷码：可靠编码，相邻的两个二进制数只有一位不同 ASCII码（美国标准信息交换代码）：用七位二进制码对字符进行编码；0~9:0110000-0111001；A-Z:41H:1000001；a-z:61H:1100001 多媒体信息的编码：采样、量化、编码 与或非门 布尔代数：用逻辑门实现，通过定律可以化简函数或取消冒险 组合逻辑的设计： 逻辑抽象 真值表 卡诺图化简（化简结果不唯一） 逻辑函数 逻辑图 最小项：在n变量逻辑函数中，含有所有n个变量的与项，每个变量均以原变量或反变量的形式出现且仅出现一次； 最大项：在n变量逻辑函数中，含有所有n个变量的或项，每个变量均以原变量或反变量的形式出现且仅出现一次。 组合逻辑函数的标准形式：最小项的或或者是最大项的与 第三章：组合逻辑电路 组合逻辑：输出是输入的逻辑函数，当前输出仅与当前输入有关，无记忆电路 基础器件：晶体管 电路结构：逻辑门 组合逻辑部件： 比较器 抽象出输入、输出变量 做出真值表 卡诺图化简 写出逻辑函数 做出逻辑图 编码器：用m位二进制编码为n=2^m个信号进行编码 普通编码器 优先编码器：多个信号可以同时输入 译码器：n个输入，2^n个输出 处理器中利用译码器寻址 数据选择器：2^n个数据输入，n个选择输入，一个输出，多路开关 快速查找表 加法器：计算机中加、减、乘、除，均可转换为加法运算。 半加器：不考虑进位 全加器：考虑进位 串行加法器：进位是串行进行，必须在低位运算完后才能求高位 并行加法器：进位通过单独的电路实现，成本高 大规模集成电路大多采用CMOS，静态功耗低 CMOS反相器：PMOS接高电平，NMOS接低电平 CMOS与非门：两个NMOS串联接地，PMOS并联 CMOS或非门：两个NMOS并联，PMOS串联 NMOS串联时，PMOS必须并联，反之亦然；NMOS和PMOS必须一个导通，一个截止 CMOS与门/或门： 与非门/或非门+非门：晶体管更多，面积更大，速度更慢 传输门：PMOS和NMOS并联 传输门实现三态门：0、1、高阻态 典型应用：设备和总线使用三态门连接 CMOS漏极开路输出：无PMOS 工作时必须外接电源和上拉电阻，带负载能力强 输出端可直接相连，实现线与功能 组合逻辑中的冒险：由于不同路径的延时不同造成 静态冒险：一个本应保持不变的输出经历瞬时转换 静态1冒险：取值为1的输出瞬时经历0状态 静态0冒险：取值为0的输出瞬时经历1状态 消除静态冒险的前提：输出的毛刺是单端输入取值变换的结果 冒险消除:a)加入冗余项b）加入采样脉冲 动态冒险：本应发生从0-1或者1-0的单次跳变的输出信号发生不只一次跳变 组合逻辑的非理想因素 稳态因素：逻辑电平，噪声容限，扇出系数 逻辑电平 噪声容限：两级电路之间输出电压与输入电压的差值VNH 扇出系数：最坏情况下，一个逻辑门所能驱动的输入端数目 动态因素：速度/延时，功耗，噪声 速度：逻辑门的输出从一个状态转换为另一个状态需要的时间 延时：从逻辑门的输入发生变化到输出发生变化所用的时间（延时导致冒险） 功耗：单位时间内消耗的能量 [1] 静态功耗：CMOS在输入稳定的情况下，总有一个管子截止，因而理想情况下静态功耗为0；但由于漏电流的存在，实际静态功耗不为0 [2] 动态功耗：CMOS电路工作时会产生动态功耗，由开关电流和短路电流引起。 开关电流：输入为“0”时，PMOS导通，电源通过PMOS向负载电容充电；输入为”1”时，负载