- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
理学院
电子设计自动化技术实验指导讲义
二〇一一年九月
肖利君
目录
上机注意事项
实验一 熟悉QuartusII的图形输入法
实验二 熟悉QuartusII的VHDL语言描述输入法
实验三 60进制计数器设计
实验四 简单数字秒表的设计
实验五 电子钟的VHDL程序设计
实验六 电子钟的硬件实现
实验七 三八译码器实验
实验八 交通灯控制器实验
上机前的注意事项
实验前应做好的实验准备包括:
. 了解实验目的、实验内容和要求
. 准备好实验电路和逻辑输入源文件
. 认真思考验证设计和进行波形仿真
. 思考实验步骤及每步应得到的结果
实验中细致认真并认真做好实验记录
. 试验中要独立思考,有问题可以讨论,但要独立完成实验任务
. 记录中间结果、及时做好源文件的拷贝
. 实验结果要以仿真结果来说明
实验报告要求
(1)、实验目的
(2)、实验电路图(或输入源文件)
(3)、仿真结果 (波形图应体现你的结论或论点)
(4)、对思考题的理解或验证
(5)、实验收获和体会(只写体会最深的)
注意:除了熟悉QuartusII之外,在上机实验时,应做好实验准备(实验内容,电路、源文件,以及实验目的),否则教师有权停止其上机实验。禁止在上机时打游戏、实验报告互相抄袭,由于上机实验有限,请同学利用课余时间主动完成实验内容。有条件的同学可以在自己的计算机上完成所有的实验设计任务
实验一 熟悉QuartusII的图形输入法
1、实验目的:掌握QuartusII的使用方法
(1) 熟悉图形输入法
(2) 理解编译方法
(3) 了解定时仿真
2 、实验内容
(1)设计一个二选一数据选择器、全加法器。
(2)根据图形输入法编译和波形仿真
3 、实验要求
(1) 熟悉图形逻辑输入法
(2) 理解编译方法;了解功能仿真的方法和定时仿真的方法
(3) 了解把逻辑变成一个逻辑符号(Symbol)的方法。
(4) 把自己认为好的实验结果写成实验报告。(要计成绩)
4、实验步骤
略
5、模块内部电路图
实验二 熟悉QuartusII的VHDL语言描述输入法
1实验目的:
(1) VHDL语言描述输入法
(2) 理解编译方法
(3) 熟悉波形仿真
2 、实验内容
(1)设计一个4位并行奇校验发生器
(2)根据VHDL语言描述输入法编译和波形仿真
3 、实验要求
(1) 熟悉VHDL语言描述输入法
(2) 理解编译方法;了解功能仿真的方法和定时仿真的方法
(3) 了解把逻辑功能变成一个逻辑符号(Symbol)的方法。
(4) 把自己认为好的实验结果写成实验报告。(要计成绩)
4、实验步骤
略
5、源程序
4位并行奇校验发生器源程序:
library ieee;
use ieee.std_logic_1164.all;
entity parity_loop is
port (a : in std_logic_vector(0 to 2);
b : in std_logic;
y : out std_logic);
end parity_loop;
architecture a of pa rity_loop is
signal s : std_logic_vector(0 to 3);
begin
process(a)
begin
s(0)=b;
for i in 0 to 2 loop
s(i+1)=s(i)xor a(i);
end loop;
y=s(3);
end process;
end a;
实验三 JK触发器的设计
1实验目的:掌握QuartusII的VHDL语言描述输入法
(1) 掌握VHDL语言描述输入法
(2) 掌握VHDL语言
2 、实验内容
(1)设计一个JK触发器
(2)根据VHDL语言描述输入法编译和波形仿真。
3 、实验要求
(1) 熟悉VHDL语言描述输入法
(2) 设计1位带异步复位/置位功能的JK触发器VHDL源程序(低电平有效
)
(3) 用QuartusII软件编译和波形仿真
(4) 把自己认为好的实验结果写成实验报告。(要计成绩)
输入
输出
prn
clr
clk
J
K
Q
Qb
0
1
x
x
x
1
0
1
0
x
x
x
0
1
0
0
x
x
x
x
x
1
1
上升沿
0
0
不变
不变
1
1
上升沿
0
1
0
1
1
1
上升沿
1
0
1
0
1
1
上升沿
1
1
翻转
翻转
其中 预置端prn 复位端clr 时钟端clk
4、实验步骤
略
实验四 6位双向移
文档评论(0)